informe de practica 2 circuitos amplific

7/25/2019 Informe de Practica 2 Circuitos Amplific

1/12

APLICACIONES DE BJT Y JFET: CIRCUITOSAMPLIFICADORES EN CASCADA CON TRANSISTORES

BJT Y JFET

RESUMEN

En este laboratorio se realizaron los anlisis tericos y

prcticos de dos circuitos de amplificacin en cascada

o por etapas, donde se hace uso de componentes

electrnicos como capacitancias, resistencias y dos

tipos de transistores, JFET y BJT, donde cada transistor

tiene una funcin especfica para cada etapa del

circuito amplificador.

INTRODUCCIN

El transistor JFET funciona mediante la excitacinde su material n o material p por un potencialaplicado entre los terminales Gate y Source, quese denota como VGS, valores que al ser ubicadosen un plano en el eje de las abscisas junto con elvalor correspondiente de la corriente que pasa porrain y Source, !S, en el eje de las ordenadas, se

puede observar la curva caracter"stica deltransistor, el cual cuenta con tres #onas$ %&mica,

'ctiva y (orte) En esta pr*ctica de laboratorio setrabaja en la #ona activa, ya que permitemantener un flujo casi uniforme de corriente frentea un valor de potencial aplicado en el Gate, paraas" lo+rar una primera etapa de amplificacin dela seal de entrada, todo esto con sus respectivoscondensadores de acople y desacople se+-n lovisto en clase)

Si+uiendo con la seal pre.amplificada a lase+unda etapa, la cual contiene un transistor tipo/JT, el cual mediante un divisor de tensin seencuentra en su #ona activa, dando as" la mayoramplificacin del circuito al anali#arlo por etapas)

Teniendo as" a la salida, una seal amplificada011 veces su ma+nitud ori+inal, donde la entrada

es de 01 mV23S y su respectiva salida amplificadaes de 0 V23S tal y como se planteaba en la +u"adel laboratorio)

1. CIRCUITO AMPLIFICADOR ENCASCADA CON TRANSISTORES BJT YJFET (BF245A)

Este circuito tiene la si+uiente distribucin$

Fi+ura0)(ircuito 'mplificador

En la Fi+ura 0 se puede observar un circuitoamplificador en cascada con dos etapas, en laprimer etapa se encuentra el transistor JFET4/F567'8 y en la se+unda etapa el transistor /JT45955558)

:ara facilitar se pasa el Voltaje 23S a Voltaje:ico, ya que es el que vamos a utili#ar en estapr*ctica)


2/12

Anl!! "n DC

:ara reali#ar esta pr*ctica primero se debeanali#ar el equivalente del circuito en (, que sepuede observar en la Fi+ura 5$

Fi+ura5) 'n*lisis en ( del circuito 'mplificador

(on un mult"metro se mide el beta 4&FE8 deltransistor 595555 para poder &acer los c*lculos,el valor encontrado para el beta del transistor quese va a usar en el montaje

;ue+o, se debe calcular si el divisor de tensin esestable aplicando la si+uiente formula$

( ) ( )

(omo se cumple lo anterior, el divisor de tensines estable y se puede continuar con losprocedimientos)

'&ora se &acen los c*lculos necesarios para&allar que se necesita para poder &acer elan*lisis en '()

Anl!! "n AC

En la Fi+ura < se puede observar la ima+en delequivalente del circuito para el an*lisis en '(,para el transistor JFET en este an*lisis se utili#su equivalente en el modelo = que es muy similaral modelo = del /JT, y para el transistor /JT seutili# su equivalente en el modelo T, ya que estemodelo es muy -til cuando se tienen resistenciasen el emisor)

Fi+ura


3/12

( )

( )

;a +anancia del JFET es$

Fi+ura7) Gr*fica del /arrido del transistor JFET 4/F567'8

e la Gr*fica 7 se obtienen los valores de Vp, elcual es el punto donde el transistor entra en su#ona activa)

(on estos valores se &acen los c*lculos para&allar la +anancia del transistor JFET

43*xima transconductancia8

Se utili#a la auto polari#acin ya que &ace que elcircuito sea m*s estable y tambi>n esta elimina lanecesidad de dos fuentes en ()

( )

[ ] [ ]

(

)

( ( ))

'&ora se calcula la Ganancia del /JT)

;a +anancia total del circuito es$

(omo la +anancia no da del 011?, entonces &ayque acomodar los datos para poder obtener esta+anancia) ;a +anancia que se va a acomodar esla del transistor /JT de la si+uiente manera$

Se &ace la +anancia i+ual a$

;ue+o de la si+uiente formula se despeja 2;

()

Se vuelve a calcular la +anancia con la nueva

()

@ la +anancia total del sistema con la nueva+anancia del /JT es$

'&ora se &allan las (apacitancias del circuito con

la si+uiente formula$

( )

..................................................................

.

( )

..................................................................

.

(( ( ) ) )


4/12

(( ) ( ))

..................................................................

.

( )

SIMULACIN

Fi+uraA) Grafica de la onda de entrada del circuito

Fi+uraB) Grafica de la onda amplificada del circuito

En la +raficaA se puede ver la onda de entradaque tiene el circuito, y en la Fi+ura B se observa laonda ya amplificada) (omo se reali#aron losc*lculos y la simulacin con voltaje pico, entoncesse debe dividir los valores de las +r*ficas por para saber cu*nto nos da en voltaje 23S

Voltaje de entrada

( )

( )Voltaje de salida

( )( )


5/12

( )

9CT'$ (omo el transistor JFET 4/F567'8 esta

descontinuado, se va a reali#ar nuevamente losc*lculos, simulacin y montaje con el JFET45SD0178 que fue el transistor que se consi+ui)

2. CIRCUITO AMPLIFICADOR ENCASCADA CON TRANSISTORES BJT YJFET (2S#1$5)

El circuito tiene la si+uiente distribucin$

Fi+uraB) (ircuito 'mplificador

En la Fi+ura B se puede observar un circuitoamplificador en cascada con dos tipos detransistores, en la primer etapa est* el transistorJFET 45SD0178 y en la se+unda etapa eltransistor /JT 45955558)

Anl!! "n DC

:rimero se anali#a el circuito en (, el cual sepuede observar en la fi+ura)


6/12

Fi+ura) 'n*lisis en ( del circuito 'mplificador

'l solo cambiar el transistor JFET, la parte de laconfi+uracin y c*lculos del mismo cambia, pero ladel transistor /JT si+ue i+ual) :or lo tanto el deltransistor al 595555 si+ue siendo el mismo)

'l i+ual que sus c*lculos, por esto re es i+ual)

Anl!! "n AC

En la Fi+ura se puede observar la ima+en delcircuito del an*lisis en '(, primero con el modelodel JFET que es muy similar al modelo = del /JT,se+uido de este, est* el modelo del /JT del cualutili#amos el modelo T, ya que esta es muy -tilcuando se tienen resistencias en el emisor)

Fi+ura) 'n*lisis en '( del circuito 'mplificador

:ara poder empe#ar con los c*lculos del an*lisisen '(, se debe &acer un barrido en :Spice delnuevo transistor JFET para poder sacar los datosnecesarios, para empe#ar &acer el an*lisiscorrespondiente)

En la Fi+ura 01 se puede observar el circuito para&acer el barrido del transistor JFET 45SD0178, delcual se puede observar la +r*fica en la Fi+ura 00)

Fi+ura01) (ircuito del /arrido del transistor JFET 45SD0178


7/12

Fi+ura00) Gr*fica del /arrido del transistor JFET 45SD0178

e la +rafica00 se obtienen los valores de Vp e!SS)

(on estos valores se &acen los c*lculos para&allar la +anancia del transistor JFET

43*xima transconductacia8

Se utili#a la auto polari#acin ya que &ace que elcircuito sea m*s estable y tambi>n esta elimina lanecesidad de dos fuentes en ()

(

)

[ ] [ ]( )


8/12

;a que se va a utili#ar es porque no puedeser m*s +rande que la ) ( )

Se vuelve a calcular la +anancia con la nueva

Se &alla la transconductancia, para poder sacar la+anancia del JFET) ( )

( )( )

Se obtiene la +anancia total del sistema con lanueva +anancia del /JT que es$

;a +anancia del JFET es$:ara poder tener una mejor +anancia en estetransistor se cambi la resistencia , por una de


9/12

)Voltaje de entrada

( )

SIMULACIN

Fi+ura05) Grafica de la onda de entrada del circuito

Fi+ura0


10/12

Fi+ura07) Gr*fica del barridoexperimental

(on los valores obtenidos en el barridoexperimental, que se pueden apreciar en las

Fi+uras 06 y 07, se pueden comparar conlos valores calculados en la si+uiente Tabla)

Tabla de resultados

Tabla0) Tabla de comparacin de resultados

D%-&%+% '" .l(/0"!

Fi+ura0A) ia+rama de bloques del circuito

. RESULTADOS E2PERIMENTALES

El circuito montado fue el cual tiene elJFET5SD017 debido a que el /F567' est*descontinuado y este es un reempla#o aceptablepara este componente)

Valorescalculados

Valoresmedidos

Vp 5)7V


11/12

Fi+ura0B) (ircuito montado)

ebido a que la entrada es una seal muy pequeapuede suceder que por caracter"sticas del+enerador de funciones, esta sal+a con al+unainterferencia el>ctrica como se puede observar en la

Fi+ura 0)

Fi+ura0) Seal de entrada en (H5 del Csciloscopio conconfi+uracin de 01mV por divisin)

;ue+o de la amplificacin, en la Fi+ura 0 sepuede observar que las capacitancias de acopleayudan a filtrar el ruido inicial que &ay en la sealde entrada para as" lo+rar una salida muy

estable y con poco ruido)

Fi+ura0) Seal de salida en (H0 del Csciloscopio conconfi+uracin de 0V por divisin)

Viendo as" en la Fi+ura 51 ambas sealessuperpuestas, donde se observa que no existedesfase entre las seales de entrada y de salida)

Fi+ura51) Seal de entrada en (H5 superpuesta con la sealde salida en (H0)

4. CONCLUSIONES

!nicialmente se puede concluir que para esteejercicio de circuito amplificador en cascada, se

tienen dos diferentes familias de transistores parados objetivos distintos, para empe#ar, la etapacon el JFET se encar+a de proporcionar un buenacople a la seal con su +ran impedancia deentrada pero debido a esto no proporciona una+anancia si+nificativa para la amplificacin de laseal, es por esto que es necesaria una se+undaetapa implementando un /JT que proporcionarauna mejor amplificacin debido a las altas+anancias que se pueden obtener a partir deestos transistores) ;os transistores JFET tienenuna amplia +ama de usos comerciales, por lotanto para este laboratorio es importante

ase+urarse que el transistor que se va a utili#arsea de amplificacin)

;os valores de !ISS y de VIp que entre+a elfabricante para el JFET o los valores que puedeentre+ar una simulacin, no son valorestotalmente exactos, por lo tanto es muyrecomendable encontrar el valor experimentalpara estos valores, esto podr* evitar posibles

errores adem*s de brindar valores m*s acertadospara el sistema de amplificacin)

El buen calculo y uso de condensadores deacople y desacople, permiten eliminar el posibleruido que entre en el sistema, y permitenmantener las seales en fase)


12/12

5. BIBLIO3RAFA

InterFET Corporation. (s.f.). DatasheetCatalog.

Recuperado el 26 de Marzo de

2!"# de

$ t t p % && pd f.d atas$ e e t ca t alo ' .c o & d

atas $e etpdf&interfet*

corporation&2+,!"andIF-!".

pdf

Malino# /. 0. (2). Principios deElectrnica. (1.

. /l3a Castro# 4 C. . Cort5n#

Trads.) Madrid# Espaa% Mc7ra8 9ill.
http://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashehttp://pdf.datasheetcatalog.com/datashe

informe de practica 2 circuitos amplific

Documents