MAPA DE

KARNAUGH

ING. RAUL ROJAS REATEGUI

1.- DEFINICION

Representa a la tabla lógica por medio de celdas, donde

cada celda representa una combinación lógica de la

tabla de verdad.

2.- DESCRIPCION DEL MAPA DE KARNAUGH

Son cuadriláteros que representan la tabla de verdad.

Están divididos en tantas casillas a las que se les denomina celdas.

La combinaciones binarias pueden ser ubicadas en cualquier orden

dentro del mapa.

El numero de celdas depende, del numero de variables y se calcula

mediante la siguiente ecuación:

nceldasN 2º

0 2

1 3

2.1.- MAPA DE KARNAUGH DE 2 VARIABLES:

Donde B representa a la variable mas significativa, y A la menos

significativa.

Posee 4 celdas distribuidas de la siguiente manera

B' B

A'

A

0 2

1 3

0 1

0

1

BA

2.2.- MAPA DE KARNAUGH DE 3 VARIABLES:

Donde C representa a la variable mas significativa, y A la menos

significativa.

Posee 8 celdas distribuidas de la siguiente manera

0 2 6 4

1 3 7 5

B' B'

C' C

A'

A

B

0 2 6 4

1 3 7 5

CB 1000 01

0

1

11A

2.3.- MAPA DE KARNAUGH DE 4 VARIABLES:

Donde D representa a la variable mas significativa, y A la

menos significativa.

Posee 16 celdas distribuidas de la siguiente manera

0 4 12 8

1 5 13 9

3 7 15 11

2 6 14 10

D' D

C' C'

A'

A'

A

B'

B

C

0 4 12 8

1 5 13 9

3 7 15 11

2 6 14 10

00 10DC

10

11

00

01

01 11BA

2.4.- MAPA DE KARNAUGH DE 5 VARIABLES:

Donde E representa a la variable mas significativa, y A la

menos significativa.

Posee 32 celdas distribuidas de la siguiente manera

0 4 12 8 24 28 20 16

1 5 13 9 25 29 21 17

3 7 15 11 27 31 23 19

2 6 14 10 26 30 22 18

000 010EDC

10

11

00

01

001 011BA 100 101 111 110

3.- METODOLOGIA

a. Las agrupaciones son exclusivamente de 1s lógicos.

b. Las agrupaciones solo pueden hacerse en forma

horizontal y/o vertical, continuos o en los extremos de la

celda.

c. Los grupos han de contener 2n elementos. Es decir que

cada grupo tendrá 1, 2, 4, 8... número de unos.

d. Cada grupo deben ser lo más grandes como sea posible.

e. Todos los unos deben ser agrupadas, y pueden pertenecer a

uno o más grupos si es que resulta conveniente.

f. Cada grupo formado se denomina mini término, y es el

producto de todas las variables que permanecen constantes

en dicho grupo, tanto en la parte horizontal como vertical.

g. La suma de todos los mini términos, se denomina máx.

término y es la solución del mapa de Karnaugh.

SEÑAL DE RELOJ

Ing. Raúl Rojas Reátegui

Se produce cuando una señal eléctrica hace un cambio de estado y después de

un tiempo regresa a su estado inicial.

Si la señal esta en 1 lógico, realiza un cambia a 0 lógico y luego de un tiempo

regresa a 1 lógico, se dice que se ha producido un pulso negativo.

PULSO

1 1

0

Si la señal esta en 0 lógico, realiza un cambia a 1 lógico y luego de un

tiempo regresa a 0 lógico, se dice que se ha producido un pulso positivo o

ancho de pulso.

0 0

1

Se produce cuando un pulso realiza un cambio de estado lógico. El cual dura

solo un instante de tiempo.

Cuando el cambio se produce de un valor alto (1 lógico) a un valor bajo (0

lógico), a ese instante de tiempo se le denomina flaco de bajada.

FLANCOS

1

0

Cuando el cambio se produce de un valor bajo (0 lógico) a un valor alto (1

lógico), a ese instante de tiempo se le denomina flaco de subida.

0

1

Es una señal eléctrica que permite el cambio de estados lógicos de 0s a 1s y

viceversa. Estas señales permiten sincronizar y temporizar operaciones de los

circuitos electrónicos digitales con el objetivo de controlar sus acciones presentes

y futuras.

DEFINICIÓN

0 0 0 0 0 0 0 0 0

1 1 1 1 1 1 1 1 1

1. Clasificación según el tipo de forma de onda que genera.

a) Señal de reloj astable: Genera una señal que cambia de estados

lógicos de 0s a 1s y viceversa, de manera automática sin un elemento

externo de cambio.

b) Señal de reloj monoestable: Genera un 1 lógico o un 0 lógico cada vez

que es activado por una señal externa.

CLASIFICACIÓN

2. Clasificación según el componentes utilizado para generarlo.

a) Señal de reloj generada por osciladores: Son circuitos integrados que

obtienen a partir de una señal continua una señal de reloj astable o

monoestable. Los CI mas representativos son el 555 y el 556.

b) Señal de generado por compuertas lógicas: Utiliza CI TTL y CMOS con

compuertas NOT, NAND y NOR, para generar señales de reloj astable o

monoestable.

c) Señal de reloj generada por moduladores de ancho de pulso: Son CI

PWM (Pulse Width Modulation) se utiliza para generar señales de reloj

astable o monoestable. Los Ci mas representativos son el TL494 y SC6200

d) Señal de reloj generada por Lazo seguimiento de Lazo: Son CI PLL

(Phase Locked Loop), pueden generar señales de reloj astable y

monoestable. Los CI mas representativos son el 4046 y 565.

b) Señal de generado por condensador de cristal: Utiliza condensadores

de cristal o cuarzo para, para generar señales de reloj astable o

monoestable.

1. Periodo: Es el tiempo en el cual una señal de reloj completa un pulso positivo (T1) y

un pulso negativo (T2). También se puede definir como el tiempo que demora el tren

de pulso en repetirse, tomando como referencia un punto de la señal.

CARACTERÍSTICAS DE LA SEÑAL DE RELOJ

𝑓 =1

𝑇1 + 𝑇2

𝑐𝑖𝑐𝑙𝑜𝑠

𝑠𝑒𝑔=1

𝑇(Hertz)

2. Frecuencia: Es la velocidad eléctrica de una señal alterna, es decir es el espacio

recorrido (1 ciclo) entre el tiempo utilizado para recorrerlo. Por esa razón se mide en

ciclos/segundos a los que se le denomina Hertz.

T1 T2

3. Ciclo Útil: En ingles Duty Cicle, es una relación entre el pulso positivo o ancho de

pulso con el periodo. Se puede expresar como una fracción o un porcentaje.

𝐶𝑖𝑐𝑙𝑜 ú𝑡𝑖𝑙 (𝐷) =𝐴𝑛𝑐ℎ𝑜 𝑑𝑒 𝑃𝑢𝑙𝑠𝑜

𝑃𝑒𝑟𝑖𝑜𝑑𝑜=𝑇1𝑇

𝐶𝑖𝑐𝑙𝑜 ú𝑡𝑖𝑙 (𝐷%) =𝐴𝑛𝑐ℎ𝑜 𝑑𝑒 𝑃𝑢𝑙𝑠𝑜

𝑃𝑒𝑟𝑖𝑜𝑑𝑜𝑥100 =

𝑇1𝑇x100

CIRCUITO INTEGRADO 555

Diseñado en 1972 por la empresa SIGNETICS.

El CI esta diseñado con 23 transistores, 2 diodos y 12 resistencias.

Se polariza con voltajes que varían entre 4.5V y 18V, con una corriente

de 200mA.

Se le denomina generador de reloj universal porque debido a sus

niveles de polarización puede ser utilizados con CI digitales TTL y

CMOS.

Su estructura funcional esta conformada por: 03 resistencias en serie,

02 amplificadores operacionales, 01 flip-flop RS asíncrono y 01

transistor.

1. Divisor de Voltaje: Posee 03 resistencias en serie

de 5KΩ, que están conectadas con el PIN8 (Vcc) y

el PIN1 (GND) del CI. Este divisor de voltaje

permite fijar un voltaje de referencia en una de las

entradas de los 02 amplificadores operacionales.

El Va será 2Vcc/3, voltaje de referencia

1

El Vb será Vcc/3, voltaje de referencia 2

2. Comparadores de voltaje: Posee 02 amplificadores operacionales,

configurados como compradores de voltaje .

Si:

V1>V2 entonces Vo= 1 lógico

V1<V2 entonces Vo= 0 lógico

V1=V2 entonces Vo= *

(Insertidumbre)

3. Flip Flop RS: Posee 01 flip flop RS asincrono, el cual posee dos

líneas de entrada R(Reset) y S (Set); además de dos líneas de salida

Q y Qꞌ.

S R Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 *

DIGRAMAS DE BLOQUES DEL CI 555

PRINCIPIO DE FUNCIONAMIENTO DEL CI 555

Cuando se polariza el CI 555, el divisor de voltaje ingresa a la entrada inversora de U1 un

voltaje de referencia igual a 2Vcc/3 y en la entrada no inversora de U2 un voltaje de

referencia igual a Vcc/3.

Si se hace un puente entre el pin 2 y 6, hacemos que el voltaje sea ligeramente menor a

menor Vcc/3, la salida de U1 seria 0 lógico y la salida de U2 seria 1 lógico. Dicho de otra

manera R=0 y S=1 según la tabla del Flip-Flop RS con estos valores la salida Q=1.

Si se hace un puente entre el pin 2 y 6, hacemos que el voltaje sea ligeramente menor a

mayor 2Vcc/3, la salida de U1 seria 1 lógico y la salida de U2 seria 0 lógico. Dicho de otra

manera R=1 y S=0 según la tabla del Flip-Flop RS con estos valores la salida Q=0.

Si deseamos un tres de pulsos hacemos que los valores entre estos pines fluctúen entre

un ligeramente a mayor a 2Vcc/3 y ligeramente menor a Vcc/3.

Configuración del 555 en modo astable

Cuando se polariza el CI 555, el divisor de voltaje ingresa a la entrada inversora de U1 un

voltaje de referencia igual a 2Vcc/3 y en la entrada no inversora de U2 un voltaje de

referencia igual a Vcc/3.

El condensador C1, se carga a través de las resistencias R1 y R2. La descarga de C1 se

realiza a través de R2 y el transistor interno del CI 555.

Si se hace un puente entre el pin 2 y 6, están conectados al condensador C1, a través de

del efecto de carga C1 alcanza un voltaje un ligeramente mayor que 2Vcc/3 y a través del

efecto de descarga de C1 alcanza un voltaje ligeramente menor a menor Vcc/3. Es decir a

través de la carga y descarga de C1 logramos generar un tren de pulsos.

El tiempo de duración del ancho de pulso se obtiene mediante la siguiente ecuación:

)𝑇𝐶𝐴𝑅𝐺𝐴 = 0.693 𝑅1 + 𝑅2 𝐶1 … . . (1

El tiempo de duración del pulso negativo se obtiene mediante la siguiente ecuación:

)𝑇𝐷𝐸𝑆𝐶𝐴𝑅𝐺𝐴 = 0.693𝑅2𝐶1 … . (2

El periodo del tren de pulsos se obtiene de la suma de la ecuación 1 y 2:

)𝑇𝐷𝐸𝑆𝐶𝐴𝑅𝐺𝐴 = 0.693(𝑅1+2𝑅2)𝐶1 … . (3

𝑓 =1

0.693 𝑅1 + 2𝑅2 𝐶1…(4)

La frecuencia del tren de pulsos se obtiene de la ecuación:

El ciclo útil del tren de pulsos se obtiene de la ecuación:

𝐷 % =𝑅1+𝑅2

𝑅1+2𝑅2∗ 100…(5)

Configuración del 555 en modo monoestable

R2 evita que cuando se presione el pulsador se produzca un corto circuito.

Cuando pulsador esta en condiciones normales (sin ser presionado), el voltaje en el pulsador

es Vcc dicho voltaje se aplica a la entrada no inversora de U1, como el voltaje de referencia es

de 2Vcc/3, entonces R=1 lógico. Como el condensador C1 se carga a través de R1 con un

nivel de voltaje ligeramente menor que Vcc/3 este voltaje se aplica a la entrada inversora de

U2, como U2 tienen un voltaje de referencia en la entrada no inversora de Vcc/3, entonces S=

0 lógico. Como R=1 y S=0 la salida será 0 lógico.

Cuando pulsador es activado (presionado), el voltaje en el pulsador es 0V dicho voltaje se

aplica a la entrada no inversora de U1, como el voltaje de referencia es de 2Vcc/3, entonces

R=0 lógico. Como el condensador C1 se recibe una carga a través del transistor interno del 555

generando un voltaje de voltaje ligeramente mayor que Vcc/3 este voltaje se aplica a la

entrada inversora de U2, como U2 tienen un voltaje de referencia en la entrada no inversora de

Vcc/3, entonces S= 1 lógico. Como R=0 y S=1 la salida será 1 lógico, hasta que C1 se

descargue.

El tiempo de duración del ancho de pulso se obtiene mediante la siguiente ecuación:

)𝑇𝐶𝐴𝑅𝐺𝐴 = 1.1𝑅1𝐶1 … . . (1