DESARROLLO GUIA DE APRENDIZAJE

Tecnólogo en diseño, implementación y mantenimiento de sistemasDe telecomunicaciones

Presentado por:LUIS DANIEL LONDOÑO

DIEGO ANDRES GELVEZ MARTINEZWILLIAM ALEJANDRO GUERRERO

ELKIN ZARATE TOLOZA

INSTRUCTORJESUS DAVID CACERES

Servicio Nacional de Aprendizaje-SENASan José de Cúcuta

2014

3.1 ACTIVIDADES DE REFLEXION INICIAL

Investigue sobre la evolución de los sistemas digitales, y realice una cronología de las tecnologías Aplicadas en este campo en las ultimas 3 décadas.

3.2 ACTIVIDADES DE CONTEXTUALIZACIÓN E IDENTIFICACIÓN DE CONOCIMIENTOS NECESARIOS PARA EL APRENDIZAJE.

Estimado aprendiz en este punto de la guía usted verificara los conceptos básicos de algebra de Boole, para dar solución a las ecuaciones de las funciones lógicas que determinan el comportamiento de un circuito digital:

1. Operaciones y propiedades básicas2. Teoremas y leyes booleanas3. Formas canónicas: Minterms y maxterms4. Tabla de verdad.5. Mapas de Karnaugh6. Operadores Lógicos

3.3 ACTIVIDADES DE APROPIACIÓN DEL CONOCIMIENTO (CONCEPTUALIZACIÓN Y TEORIZACIÓN).

En los equipos de trabajo ya conformados, conceptualicen los temas planteados en la unidades 1,2 y 3 del texto guía anexo.

1. Determine una tabla de verdad que represente el control de semaforización de un cruce de 4 afluentes

E

N

S

W E

W X Y Z V (W-E) C (W-N) V (S-N) C (S-E)

0 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 00 0 1 1 0 0 1 10 1 0 0 0 1 0 00 1 0 1 0 1 0 10 1 1 0 0 0 1 00 1 1 1 0 0 1 11 0 0 0 1 0 0 01 0 0 1 1 0 0 01 0 1 0 1 0 0 01 0 1 1 0 0 1 11 1 0 0 1 1 0 01 1 0 1 1 1 0 01 1 1 0 0 0 1 01 1 1 1 0 0 1 1

__ ___ W-E S = W. Y + W X. Z

__W-N S = X Y

__S-N S = W Y + X Y + Y Z

WX|YZ 0 1 11 10 0 1 11 1 1

11 1 1 10 1

WX|YZ 0 1 11 10 0

111 1 110 1 1 1

WX|YZ 0 1 11 1001 1 1

11 1 110

__S-E S = W Z + Y Z

WX|YZ 0 1 11 100 1 11 1 1

11 110 1

2. Investigue sobre las familias lógicas TTL, CMOS. (Tipos de encapsulados, características eléctricas, niveles de integración)

TECNOLOGIA TTL

TTL es la sigla en inglés de transistor-transistor logic, es decir, «lógica transistor a transistor». Es una familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares.

CARACTERISITICAS

Su tensión de alimentación característica se halla comprendida entre los 4,75V y los 5,25V (como se ve,

un rango muy estrecho). Normalmente TTL trabaja con 5V.

Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0,8V para el estado

L (bajo) y los 2,4V y Vcc para el estado H (alto).

La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace

aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de

TTL como FAST, LS, S, etc y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede

alcanzar poco más de los 250 MHz.

Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales

de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).

TIPOS DE ENCAPSULADOS

De 0 V. a 0.8 V. para el estado bajo. De 2.4 V. A 5 V. para el estado alto.

El circuito funciona con una alimentación única de + 5V, ± 5 % y es compatible con todos los circuitos de otras subfamilias TTL, así como también con la familia lógica DTL. Tiene un retraso típico de 10 ns, temperatura de trabajo de 0ºC a 70ºC, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipación de 10 mW or puerta y una frecuencia maxima para los flip-flop de 35 MHz. Corresponde a la serie SN 54174 de Texas, conocida y utilizada mundialmente.

TTL de baja potencia " LPTTL, serie 54174 L)

Tiene un retraso de propagación típico de 33 ns, una potencia de consumo por puerta de 1 mW y una frecuencia máxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones de bajo consumo y mínima disipación.

TTL de alta velocidad (HTTL, Serie SN 54 H174 H)

Los parámetros típicos de esta subfamilia son: retraso en la propagación por puerta de 6 ns, consumo de 22 mW por puerta y frecuencia operativa máxima de flip-flop de 50 MHz.

TTL Schottky" (STTL, Serie SN 54 S/74/S)

El circuito TTI, Schottky ha sido uno de los más recientes desarrollos y constituye el más rápido de las subfamilias TTL, aproximándose su velocidad a la familia lógica ECL. Se caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de fabricar.

El circuito es similar al TTL de alta velocidad, pero la base de cada transistor está conectada al colector a través de un diodo de Schottky. El diodo actúa como desviador de] exceso de corriente de base cuando el transistor se activa, y guarda una carga almacenada, evitando la saturación de los transistores. La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagación típica de 3 ns, un consumo de 19 mW y una frecuencia máxima de flip-flop de 125 MHz.

TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS)

El circuito TTL Schottky de baja potencia es el mas reciente de la familia TTL y con él se ha intentado llegar a un compromiso entre la velocidad y la potencia consumida..

Tiene una propagación típica de 10 ns (igual que la TTL estándar) y un consumo por puerta de sólo 2 mW, con una frecuencia máxima de flip-flop de 35 MHz.

TECNOLOGIA CMOS

Complementary metal-oxide-semiconductor o CMOS (semiconductor complementario de óxido metálico) es

una de las familias lógicas empleadas en la fabricación de circuitos integrados. Su principal característica

consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOSconfigurados de tal forma que, en

estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas, colocado

obviamente en la placa base.

Drenador (D) conectada a tierra (Vss) (0), el valor 0 no se propaga al surtidor (S) y por lo tanto a la salida de la

puerta lógica. El transistor pMOS, por el contrario, está en estado de conducción y es el que propaga un

'1' (Vdd) a la salida.

Características

Voltaje de alimentaciónLas series 4000 y 74C funcionan con valores de VDD que van de 3 a 15V, por lo que la regulación de voltaje no es un aspecto crítico. Las series 74HC y 74HCT funcionan con voltajes de 2 a 6 V.

Niveles de voltajeCuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto.

VOL (max) VIL (max) VIH (min) VOH (min)

0V 30% VDD 70% VDD VDD

Velocidad de operación

Una compuerta NAND N-MOS común tiene un tiempo de retardo de 50 ns. Esto se debe principalmente a la resistencia de salida relativamente alta (100k) y la carga capacitiva representada por las entradas de los circuitos lógicos manejados.

Margen de ruidoNormalmente, los márgenes de ruido N-MOS están alrededor de 1.5V cuando operan desde VDD = 5 V, y serán proporcionalmente mayores para valores más grandes de VDD.

Factor de cargaPara circuitos operando en DC o de baja frecuencia, las capacidades del factor de carga son virtualmente ilimitadas. Sin embrago, para frecuencias mayores de 100 kHz, se observa un deterioro del factor de carga - siendo del orden de 50, lo que es un tanto mejor que en las familias TTL.

Consumo de potenciaLos CI MOS consumen pequeñas cantidades de potencia debido a las resistencias relativamente grandes que utilizan. A manera de ejemplo, se muestra la disipación de potencia del INVERSOR N-MOS en sus dos estados de operación.

PD = 5V x 0.05nA = 0.25 nW

PD = 5V x 50A = 0.25mW

Complejidad del procesoLa lógica MOS es la familia lógica más simple de fabricar ya que utiliza un solo elemento básico, el transistor N-MOS (o bien el P-MOS), por lo que no requiere de otros elementos como diodos o resistencias (como el CI TTL).

Susceptibilidad a la carga estáticaLas familias lógicas MOS son especialmente susceptibles a daños por carga electrostática. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequeña carga electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos. La mayoría de los nuevos dispositivos CMOS están protegidos contra daño por carga estática mediante la inclusión en sus entradas de un diodo zener de protección. Estos diodos están diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para hacer daño.

Las principales series CMOS son:

- Serie 4000/14000 - Serie 74C - Serie 74HC (CMOS de alta velocidad) - Serie 74H

3. Con el software de simulación verifique la tabla de verdad de los operadores lógicos

COMPUERTA AND (7408)

COMPUERTA NAND (7400)

COMPUERTA NOT (7404)

COMPUERTA NOR (7402)

COMPUERTA OR (7432)

COMPUERTA XOR (7486)

4. Dibuje los diagramas de tiempo de los circuitos lógicos básicos

AND:

OR:

NOT:

NAND:

NOR:

A

B

F

A

B

F

A

F

A

B

F

A

B

F

XOR:

XNOR:

5. Investigue como aplicar lógica NAND y NOR a la implementación de circuitos digitales.

LA PUERTA UNIVERSAL NAND

- la puerta NAND se considera una puerta universal porque puede utilizarse para generar el resto de las operaciones lógicas - la operación lógica NOT equivale a una puerta NAND con las dos entradas conectadas a un mismo valor

- La puerta universal NAND se considera una puerta universal porque puede utilizarse para generar el resto de las operaciones lógicas

- La operación lógica AND equivale a una puerta NAND con la salida negativa

- La puerta universal NAND se considera una puerta universal porque puede utilizarse para generar el resto de las operaciones lógicas

- La operación lógica OR equivale a una puerta NAND con los valores de las dos entradas negados

A

B

F

A

B

F

- Para convertir un término producto o un término suma en una operación NAND debemos aplicarle al termino una doble negación

- En el caso de un término suma también será necesario aplicarle al termino el primer teorema de De Morgan

- Es posible implementar una expresion en forma de suma de productos usando unicamente puertas NAND

- Es posible implementar una expresión en forma de productos de sumas usando únicamente puertas NAND

- Podría resultar interesante limitar el diseño de un circuito a puertas NAND de dos entradas, dado que son las más simples de implementar

- En caso de tener un término producto un término suma con más de tres variables, habrá que hacer uso de la ley asociativa para asegurar que cada operador solo actúa sobre dos varíales

- Es importante tener en cuenta que la operación NAND no es asociativa, por lo que hay que aplicar la ley asociativa antes de traducir el circuito a puertas NAND

- La ley asociativa puede aplicarse a los términos producto de una suma de productos

- La ley asociativa puede aplicarse a los términos suma de un producto de sumas

LA PUERTA UNIVERSAL NOR

- La puerta NOR se considera una puerta universal porque puede utilizarse para genera el resto de las operaciones lógicas

- La operación lógica NOT equivale a una puerta NOR con las dos entradas conectadas a un mismo valor

- La operación lógica AND equivale a una puerta NOR con los valores de las dos entradas negados

- La operación logica OR equivale a una puerta NOR con la salida negada

- Para convertir un término producto o un término suma en una operación NOR debemos aplicarle al término una doble negación

- En el caso de un término producto también será necesario aplicarle el primer teorema de De Morgan

- Es posible implementar una expresión en forma de suma de productos usando únicamente puertas NOR

- Es posible implementar una expresión en forma de producto de sumas usando únicamente puertas NOR

- Podría resultar interesante limitar el diseño de un circuito a puertas NOR de dos entradas, dado que son las más simples de implementar

- En caso de tener un término producto o un término suma con mas de tres variables, habrá que hacer uso de la ley asociativa para segurar que cada operador solo actúa sobre dos variables

- Es importante tener en cuenta que la operación NOR no es asociativa, por lo que hay que aplicar la ley asociativa antes de traducir el circuito a puertas NOR

- La ley asociativa puede aplicarse a los términos producto de un suma de productos

- La ley asociativa puede aplicarse a los términos suma de un producto de sumas

6. Investigue como diseñar circuitos lógicos a través de VHDL

El primer paso del diseño consiste en la construcción del diagrama en bloque del sistema. En diseños complejos como en software los programas son generalmente jerárquicos y VHDL ofrece un buen marco de trabajo para definir los módulos que integran el sistema y sus interfaces, dejando los detalles para pasos posteriores.El segundo paso es la elaboración del código en VHDL para cada módulo, para sus interfaces y sus detalles internos. Como el VHDL es un lenguaje basado en texto, se puede utilizar cualquier editor para esta tarea, aunque el entorno de los programas de VHDL incluye su propio editor de texto. Después de que se ha escrito algún código se hace necesario compilarlo. El compilador de VHDL analiza este código y determina los errores de sintaxis y chequea la compatibilidad entre módulos. Crea toda la información necesaria para la simulación. El próximo paso es la simulación, la cual le permite establecer los estímulos a cada módulo y observar su respuesta. El VHDL da la posibilidad de crear bancos de prueba que automáticamente aplica entradas y compara las salidas con las respuestas deseadas. La simulación es un paso dentro del proceso de verificación. El propósito de la simulación es verificar que el circuito trabaja como se desea, es decir es más que comparar entradas y salidas. En proyectos complejos se hace necesario invertir un gran tiempo en generar pruebas que permitan evaluar el circuito en un amplio rango de operaciones de trabajo. Encontrar errores en este paso del diseño es mejor que al final, en donde hay que repetir entonces una gran cantidad de pasos del diseño. Hay dos dimensiones a verificar:•Su comportamiento funcional, en donde se estudia su comportamiento lógico independiente de consideraciones de tiempo, como las demoras en las compuertas.•Su verificación en el tiempo, en donde se incluyen las demoras de las compuertas y otras consideraciones de tiempo, como los tiempos de establecimiento (set-up time) y los tiempos de mantenimiento (hold time).Después de la verificación se está listo para entrar en la fase final del diseño. La naturaleza y herramientas en esta fase dependen de la tecnología, pero hay tres pasos básicos. El primero es la síntesis, que convierte la descripción en VHDL en un conjunto de componentes que pueden ser realizados en la tecnología seleccionada. Por ejemplo, con PLD se generan las ecuaciones en suma de productos. En ASIC genera una lista de compuertas y un netlist que especifica cómo estas compuertas son interconectadas. El diseñador puede ayudar a la herramienta de síntesis especificando requerimientos a la tecnología empleada, como el máximo número de niveles lógicos o la capacidad de salida que se requiere. En el siguiente paso de ajuste (fiting) los componentes se ajustan a la capacidad del dispositivo que se utiliza. Para PLD esto significa que acopla las ecuaciones obtenidas con los elementos AND – OR que dispone el circuito. Para el caso de ASIC se dibujarían las compuertas y se definiría como conectarlas. En el último paso se realiza la verificación temporal, ya que a esta altura es que se pueden calcular los elementos parásitos, como las capacidades de las conexiones. Como en cualquier otro proceso creativo, puede ser que ocasionalmente se avance dos pasos hacia delante y uno hacia atrás (o peor).

3.5 Actividades de evaluación. Implemente el circuito de semaforización diseñado y compruebe los estados lógicos de cada uno de los cruces. (Aplique la Técnica de karnaugh para simplificar la función. Utilice solo compuertas NAND.)

Diseñe e implemente un circuito de alarma que posea 4 sensores, uno de movimiento, uno de

Contacto, uno de humo y uno de vibración; esta debe ser monitoreada por lámparas una amarilla yUna roja. Y debe cumplir las siguientes condiciones:1. Los sensores de humo y movimiento al activarse generan un 1 lógico. Los otros sensores son deLógica inversa.2. Si se activan los sensores de movimiento y vibración se encenderá la lámpara amarilla.3. si se activan los sensores de humo y contacto se encenderá la lámpara roja4. si se activan los 4 sensores se encenderá la lámpara roja5. Si hay presencia de por lo menos 3 sensores se activara la lámpara amarilla

M C H V La Lr0 0 0 0 0 00 0 0 1 0 00 0 1 0 1 00 0 1 1 0 10 1 0 0 0 00 1 0 1 0 00 1 1 0 0 00 1 1 1 0 01 0 0 0 1 01 0 0 1 0 01 0 1 0 0 11 0 1 1 1 01 1 0 0 1 01 1 0 1 0 01 1 1 0 1 01 1 1 1 0 0

La= lámpara amarillaLr= lámpara rojaM=movimientoC= contactoH= humoV= vibración

La= M Y VLr= C Y HLr= M Y V, C Y HLa= solo 3 sensores