circuitos digitales i pld - primer semestre de...
TRANSCRIPT
Introducción a los Procesadores
Por:
Carlos A. Fajardo
Revisado Septiembre de 2013
Clasificación de los procesadores
Sistemas Digitales Profesor: Carlos Fajardo 2
Clasificación según su función.
• Procesadores de propósito específico:diseñados para realizar un rango deprogramas.
• Procesadores de propósito general:diseñados para realizar “cualquier” programa.
Sistemas Digitales Profesor: Carlos Fajardo 3
Arquitectura de un procesador
Sistemas Digitales Profesor: Carlos Fajardo 4
Arquitectura de un procesador
Sistemas Digitales Profesor: Carlos Fajardo 5
DatapathFSM
Arquitectura de un procesador
Sistemas Digitales Profesor: Carlos Fajardo 6
Entrada de
Datos
Salida de
Datos
DatapathFSM
Señales de
Control
Señales de
Estado
Entradas de
Control
Datapath o Camino de Datos
• Ofrece el hardware necesario para que elprocesador desarrolle las tareas requeridas:– Unidades de almacenamiento (Registros).
– Unidades funcionales (Sumadores, restadores, ALU)
– Unidades de interconexión (Multiplexores)
martes, 24 de septiembre de 2013
7
FSM (Control del Datapath)
• Permite hacer la secuenciación apropiada de lasoperaciones que se realizan dentro del Datapath.Realiza las iteraciones en un algoritmo.
martes, 24 de septiembre de 2013
8
FSM (Control del Datapath)
• Permite hacer la secuenciación apropiada de lasoperaciones que se realizan dentro del Datapath.Realiza las iteraciones en un algoritmo.
• Controla:– Enables de los registros (Guardar datos)
– Los selectores de los multiplexores (Direccionarlos Datos)
– Las líneas de selección de una ALU (Seleccionar laoperación)
martes, 24 de septiembre de 2013
9
Sumatoria
Ejemplo de Diseño
Sistemas Digitales Profesor: Carlos Fajardo 10
Entidad del procesador
• Diseñe un procesador que permita calcular la siguiente sumatoria:
Por simplicidad suponemos que siempre:
Sistemas Digitales Profesor: Carlos Fajardo 11
Num
i
i1
1Num
Entidad del procesador
• Diseñe un procesador que permita calcular la siguiente sumatoria:
• Ejemplo con Num = 6.
Sistemas Digitales Profesor: Carlos Fajardo 12
Num
i
i1
6
1
21654321Num
i
i
Entidad del Procesador
Sistemas Digitales Profesor: Carlos Fajardo 13
Num
clk
inicio
Reset
Salida8 8
Algoritmo de
martes, 24 de septiembre de 2013
Sistemas Embebidos
14
Num
i
i1
Algoritmo
Sistemas Digitales Profesor: Carlos Fajardo 15
inicio
numero
Salida = 0Contador = 1
Suma = suma + contador
Contador = contador + 1
si suma
fin
noContador <= Num
Figura 1
Datapath
16
D1 Q1
A
ALU
BE2
numero
Menor o igual
bandera
R2
Sel TE
E1R1
D2 Q2F
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Datapath
17
D1 Q1
A
ALU
BE2
numero
Menor o igual
bandera
R2
SelTE
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
¿Qué instrucciones necesitamos hacer?
Sistemas Digitales Profesor: Carlos Fajardo 18
¿Qué instrucciones necesitamos hacer?
Instrucciones
• Salida=0
• Contador=1
• Suma = Suma + Contador
• Contador = Contador + 1
Sistemas Digitales Profesor: Carlos Fajardo 19
Salida = 0
20
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
Sel TE
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Salida = 0
21
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
Sel TE
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
Salida = 0
22
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
SelTE
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
1
Salida = 0
23
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2FALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
1
0
0
0
00
0Sel
TE
Instrucción E1 E2 Sel1 sel0 R1 R2 TE
Salida = 0 0 0 0 0 0 1 0
¿Contador = 1?
24
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
Sel
TE
Contador = 1
25
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
10
Sel
TE
1
0
Contador = 1
26
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
10
Sel
TE
1
0
1
Contador = 1
27
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
10
Sel
TE
1
0
1
0
0
0
0
Instrucción E1 E2 Sel1 sel0 R1 R2 TE
Contador = 1 1 0 1 0 0 0 0
¿Salida = Salida + Contador?
28
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2FALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
Sel
TE
A+B
A+B
Instrucción E1 E2 Sel1 sel0 R1 R2 TE
Salida = Salida + Contador
Salida = Salida + Contador
29
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2FALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
00
Sel
TE
A+B0
0
1
0
0
A+B
Instrucción E1 E2 Sel1 sel0 R1 R2 TE
Salida = Salida + Contador 0 1 0 0 0 0 0
¿Contador = Contador + 1?
30
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
Sel
TE
Instrucción E1 E2 Sel1 sel0 R1 R2 TE
Salida = Salida + Contador
Contador = Contador + 1
31
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
01
Sel
TE
1
0
1
0
0
Contador = Contador + 1
32
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
01
Sel
TE
1
0
1
0
0
3
4
4
Contador = Contador + 1
33
D1 Q1
A
ALU
BE2
Num
Menor o igual
bandera
R2
E1R1
D2 Q2F
ALU
Sel F
00 A + B
01 A + 1
10 B + 1
11 A
‘Z’
salida
2
Contador
Salida
01
Sel
TE
1
0
1
0
0
3
4
4
Instrucción0 E1 E2 Sel1 sel0 R1 R2 TE
Contador = contador + 1 1 0 0 1 0 0 0
Quiz -Palabras de control
Sistemas Digitales Profesor: Carlos Fajardo 34
Instrucción E1 E2 sel1 sel0 R1 R2 TE
Salida= 0
Contador= 1
salida= salida + contador
Contador= contador+1
Mostrar salida
Quiz -Palabras de control
Sistemas Digitales Profesor: Carlos Fajardo 35
Estado Instrucción E1 E2sel1 sel0 R1 R2 TE
S0 Salida= 0 0 0 0 0 0 1 0
S1 Contador = 1 1 0 1 0 0 0 0
S2 Salida = Salida + Contador 0 1 0 0 0 0 0
S3 Contador = contador + 1 1 0 0 1 0 0 0
S4 Mostrar salida 0 0 0 0 0 0 1
Quiz - Diseñe una FSM
Sistemas Digitales Profesor: Carlos Fajardo 36
Estado Instrucción E1 E2sel1 sel0 R1 R2 TE
S0 Salida= 0 0 0 0 0 0 1 0
S1 Contador = 1 1 0 1 0 0 0 0
S2 Salida = Salida + Contador 0 1 0 0 0 0 0
S3 Contador = contador + 1 1 0 0 1 0 0 0
S4 Mostrar salida 0 0 0 0 0 0 1
inicio, band / E1, E2, SEL1, SEL0, R1, R2, TE
Máquinas de estado
Sistemas Digitales Profesor: Carlos Fajardo 37
Estado Instrucción E1 E2sel1 sel0 R1 R2 TE
S0 Salida= 0 0 0 0 0 0 1 0
S1 Contador = 1 1 0 1 0 0 0 0
S2 Salida = Salida + Contador 0 1 0 0 0 0 0
S3 Contador = contador + 1 1 0 0 1 0 0 0
S4 Mostrar salida 0 0 0 0 0 0 1
inicio, band / E1, E2, SEL1, SEL0, R1, R2, TE
FSM
Sistemas Digitales Profesor: Carlos Fajardo 38
S0
S1
S2 S3
S4
inicio
band
inicio, band / E1, E2, SEL1, SEL0, R1, R2, TE
FSM
Sistemas Digitales Profesor: Carlos Fajardo 39
S0
S1
S2 S3
S4
inicio
band
Contador = 1
Suma = Suma + Contador Contador = Contador +1
Salida = 0
Mostrar Salida
inicio, band / E1, E2, SEL1, SEL0, R1, R2, TE
FSM
Sistemas Digitales Profesor: Carlos Fajardo 40
S0
S1
S2 S3
S4
inicio
band
Contador = 1
Suma = Suma + Contador Contador = Contador +1
Salida = 0
Mostrar Salida
inicio, band / E1, E2, SEL1, SEL0, R1, R2, TE
0000010
1010000
01000001001000
0000001
En Resumen
Sistemas Digitales Profesor: Carlos Fajardo 41
Entrada de
Datos
Salida de
Datos
DatapathFSM
Señales de
Control
Señales de
Estado
Entradas de
Control
En Resumen
Sistemas Digitales Profesor: Carlos Fajardo 42
Num
Salida
Datapath
FSM
E1
Band
Band
R1
E2
Sel
R2
TE
CLK
Inicio
Implementación en VHDL
Sistemas Digitales Profesor: Carlos Fajardo 43
Archivos de VHDL
• Los archivos de VHDL se pueden descargar del siguiente link:https://dl.dropboxusercontent.com/u/21294059/PROCESADOR_Sumatoria.zip
Sistemas Digitales Profesor: Carlos Fajardo 44
Simulación
Sistemas Digitales Profesor: Carlos Fajardo 45
Simulación
Sistemas Digitales Profesor: Carlos Fajardo 46
¿Dónde puedo aprender más?
Sistemas Digitales Profesor: Carlos Fajardo 47
RTL Hardware Design Using
VHDL: Coding for Efficiency,
Portability, and Scalability.
Autor : Pong P. Chu
Editorial : John Wiley & Sons
Años: 2006