INSTITUTO TECNOLÓGICO DE JIQUILPAN

CARRERA

Ing. Sistemas Computacionales

ASIGNATURA:

Principios Electrónicos y Aplicaciones Digitales

UNIDAD 2:

Apuntes

PROFESOR:

Francisco Armando Payan

ALUMNO:

Jesús Eduardo Ochoa Ceja

Jiquilpan Michoacán Mayo 2015

Unidad II Electrónica Digital

Sistemas Numéricos

La electrónica digital es una parte de la electrónica que se encarga de sistemas electrónicos en los cuales la información está codificada en dos únicos estados. A dichos estados se les puede llamar "verdadero" o "falso", o más comúnmente 1 y 0. Electrónicamente se les asigna a cada uno un voltaje o rango de voltaje determinado, a los que se les denomina niveles lógicos, típicos en toda señal digital.

Se diferencia de la electrónica analógica en que, para la electrónica digital un valor de voltaje codifica uno de estos dos estados, mientras que para la electrónica analógica hay una infinidad de estados de información que codificar según el valor del voltaje.

Representación y conversión entre diferentes bases

Sistema Decimal

El sistema decimal es un sistema de numeración en el que las cantidades se representan utilizando como base el número diez, por lo que se compone de las cifras: cero (0); uno (1); dos (2); tres (3); cuatro (4); cinco (5); seis (6); siete (7); ocho (8) y nueve (9).

El sistema decimal es un sistema de valor posicional, en el cual el valor de un digito depende de su posición:

Ejemplo: 2745.21410

Valor posicional

103102101100 0-110-210-3

2 7 4 5 . 2 1 4

MSD Punto decimal LSD

Esto es lo mismo que: (2x103)+(7x102)+(4x101)+(5x100)+(2x10-1)+(1x10-2)+(4x10-3)

Conteo Decimal

Sistema Binario

El sistema binario solo hay dos símbolos posibles para los dígitos, el 0 y el 1 y se les llama bits.

El sistema binario es un sistema de valor posicional, en el cual el valor de un bit depende de su posición expresado con potencia de 2:

Ejemplo: 1011.1012

Valor posicional

23 22 21 20 2-1 2-2 2-3

1 0 1 1 . 1 0 1

MSB Punto binario LSB

Esto es lo mismo que: (1x23)+(0x22)+(1x21)+(1x20)+(1x2-1)+(0x2-2)+(1x2-3)

Conteo Binario

La secuencia de conteo binario comienza con todos los bits en 0.

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

9

0

1

1

1

1

1

2

1

.

.

.

99

001

Por cada conteo la posición 20 conmuta. Cada vez que la posición 20 conmuta de 1 a 0, la posición 21 conmuta. Cada vez que la posición 21 conmuta de 1 a 0, la posición 22 conmuta. Cada vez que la posición 22 conmuta de 1 a 0, la posición 23 conmuta

23 22 21 20 Dec

0 0 0 0 0

0 0 0 1 1

0 0 1 0 2

0 0 1 1 3

0 1 0 0 4

0 1 0 1 5

0 1 1 0 6

0 1 1 1 7

1 0 0 0 8

1 0 0 1 9

1 0 1 0 10

1 0 1 1 11

1 1 0 0 12

1 1 0 1 13

1 1 1 0 14

1 1 1 1 15

Sistema Octal

Este sistema tiene una base de 8, lo cual significa que tiene 8 posibles dígitos: 0, 1, 2, 3, 4, 5, 6,7. De manera que un número octal puede tener cualquier valor de 0 al 7.

El sistema octal es un sistema de valor posicional, en el cual el valor de un digito depende de su posición expresado con potencia de 8:

Valor posicional

83 82 81 80 . 8-1 8-2 8-3

MSD Punto octal LSD

Conteo Octal

0 221 232 243 254 265 276 307 …..10 …..11 …..12 7713 10014 10115 10216 …..17 …..20 77721 1000Sistema Hexadecimal

Este sistema tiene una base de 16, lo cual significa que tiene 16 posibles dígitos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.

El sistema hexadecimal también es un sistema de valor posicional, en el cual el valor de un digito depende de su posición expresado con potencia de 16:

Valor posicional

163 162 161 160 . 16-1 16-2 16-3

MSD Punto hexadecimal LSD

0 14 1031 15 1042 16 1053 17 1064 18 1075 19 1086 1A 1097 1B 10A8 1C 10B9 1D 10CA 1E 10DB 1F 10EC 20 10FD …. 120E …. ….F …. FFF10 FF 100011 100 ….12 101 FFFF13 102 10000

Conversiones entre sistemas numéricos

Binario a Decimal

110112 Dec

Solución:

11110112 Dec

Solución:

Decimal a Binario

4510 Bin

4510 2 (residuo x 2)

Solución:

3710 Bin

3710 2 (residuo x 2)

Solución:

Octal a Decimal

3728 Dec

Solución:

24.68 Dec

Solución:

4798 Dec

Solución:

Decimal a Octal

46610 Oct

46610 8 (residuo x 8)

Solución:

810 Oct

810 8 (residuo x 8)

Octal a Binario

4728 Bin

Solución:

54718 Bin

Solución:

Binario a Octal

10100111001012 Oct

Solución:

10100110110012 Oct

Solución:

Decimal a Hexadecimal

47210 Hexa

47210 16 (residuo x 16)

Solución:

21410 Hexa

21410 16 (residuo x 16)

Solución:

Hexadecimal a Binario

4F216 Bin

Solución:

FAB616 Bin

Solución:

Binario a Hexadecimal

1100111110110000012 Hexa

Solución:

Nota: Conversiones en que no existe método directo, se debe hacer la conversión a un sistema numérico intermedio y de ahí hacer la conversión al sistema deseado.

Operaciones básicas

Suma de números positivos

Tabla básica de la adición binaria

0+0= 0

0+1= 1

1+0= 1

1+1= 10= 0 Acarreo 1 a la siguiente posición (carry)

1+1+1= 11= 1 Acarreo 1 a la siguiente posición (carry)

Ejemplos:

1 0 0 1

+ 1 1 1 1

=

1 1 . 0 1 1+ 1 0 . 1 1 0

=

Resta de números positivos

Tabla básica de la sustracción binaria

0-0= 0

0-1= 1 Préstamo de 1 a la siguiente posición (borrow)

1-0= 1

0 1 1 + 1 1 0

=

1-1= 0

1 1 1 1

- 1 0 1 0

=

1 0 0 0 0- 1 1 1 1

=

Multiplicación de números positivos

Ejemplos:

1 1 1 1 1 1x 1 1 x 1 0 1

= =

1 0 0 1X 1 0 1 1

=

División de números positivos

Ejemplos:

1 0 0 1 - 1 1

=

11 1001 100 1010

Complemento a 1

El complemento a 1 de un número binario, se obtiene cambiando cada 0 por 1 y viceversa, es decir, se cambia cada bit del número por su complemento.

Ejemplos:

1011012 número binario original

0100102 complemento a 1

Complemento a 2

El complemento a 2, se obtiene tomando el complemento a 1 del número binario original y se le suma 1 al bit menos significativo.

Ejemplos:

1011012 número binario original

0100102 complemento a 1

+ 1

0100112 complemento a 2

Representación de números negativos

Para representar números con signo se utiliza el sistema de complemento a 2 de la siguiente manera:

• Si el número es positivo, entonces la magnitud se representa por su equivalente binario verdadero y se agrega un 0 antes del MSB.

• Si el número es negativo, entonces la magnitud se representa por su equivalente en complemento a 2 y se agrega un 1 antes del MSB.

Ejemplos: Representar cada uno de los siguientes números decimales con signo, como números binarios con signo, utilizar 5 bits incluido el bit de signo.

a) +1310 = 0 1 1 0 12

b) -210 =

c) +310 =

d) -910 =

Caso especial de la representación del complemento

Siempre que un número con signo tiene un 1 en el bit de signo y todos los bits de magnitud son 0, su equivalente decimal es -2N. Donde N es el número de bits en la magnitud.

Ejemplos:

1 0 0 02 = - 23 = -810

1 0 0 0 02 = - 24 = -1610

1 0 0 0 0 02 = - 25 = -3210

De este modo podemos decir que el intervalo completo de valores que se pueden representar en el sistema complemento a 2 que tiene N bits de magnitud es:

-2N hasta (2N - 1)

En total existen 2N+1 valores diferentes incluido el 0.

Suma de números con signo

Caso 1. Suma de dos números positivos.

Signo Magnitud

0 1 0 0 1+ 0 0 1 0 0

= 0 1 1 0 1

Caso 2. Suma de un número positivo y uno negativo y menor.

Signo Magnitud

1 10 1 0 0 1

+ 1 1 1 0 0

= 1 0 0 1 0 1

Se descarta

Caso 3. Suma de un número positivo y uno negativo y mayor.

Signo Magnitud

10 0 1 0 0

+ 1 0 1 1 1

= 1 1 0 1 1

Caso 4. Suma de dos números negativos.

Signo Magnitud

Se descarta

Caso 5. Suma de dos números iguales y opuestos.

Signo Magnitud

Se descarta

Resta de números con signo

Cuando se resta un número binario (sustraendo) de otro número binario (minuendo) el procedimiento es de la siguiente manera:

1. Se realiza el complemento a 2 del sustraendo incluyendo el bit de signo.

2. Después de realizar el complemento a 2 del sustraendo, este se suma con el minuendo. El minuendo se conserva en su forma original. El resultado de esta adición es el resultado que se pide.

1 1 11 0 1 1 1

+ 1 1 1 0 0

= 1 1 0 0 1 1

1 1 1 1 10 1 0 0 1

+ 1 0 1 1 1

= 1 0 0 0 0 0

3. Recordar que ambos números siempre deben de tener el mismo número de bits.

Ejemplos:

Signo Magnitud

0 1 0 0 1 Minuendo- 1 1 1 0 0 Sustraendo

+ Minuendo Original

= Resultado

Complemento a 2 del sustraendo

1 0 1 1 1 Minuendo- 0 0 1 0 0 Sustraendo

+ Minuendo Original

0 1 0 0 1 Minuendo - 0 0 1 0 0 Sustraendo

0 1 0 0 1+ 1 1 1 0 0 Minuendo Original

= 0 0 1 0 1 Resultado

0 0 1 0 0

1 1 0 1 1+ 1

1 1 1 0 0

1 1 1 0 0

+ 1

= Resultado

Complemento a 2 del sustraendo

Sobreflujo aritmético

En todos los ejercicios que se efectuaron anteriormente en la adición y sustracción, los números constan de un bit de signo y cuatro bits de magnitud. Cualquier acarreo hacia la sexta posición fue descartado. Observa la siguiente suma:

Signo Magnitud

0 1 0 0 1+ 0 1 0 0 0

=

El resultado se hizo negativo debido al sobreflujo aritmético, ya que un número de 4 bits solo alcanza a representar hasta el 15. Si se le agrega un bit más a la izquierda el resultado es correcto.

Trabajo de Investigación con valor de 10 % de la unidad 2. Contenido:

1. Algoritmo para multiplicación de Booth.

El algoritmo de multiplicación de Booth es un algoritmo de multiplicación que multiplica dos números binarios con signo en la notación de complemento a dos.

El algoritmo de Booth examina pares adyacentes de bits del multiplicador Y de N-bits en la representación de complemento a dos con signo, incluyendo un bit implícito debajo del bit menos significativo, y-1 = 0. Para cada bit yi, para i corriendo desde 0 hasta N-1, los bits yi e yi-1 son considerados. Cuando estos dos bits son iguales, el acumulador del producto P es dejado sin cambios. Cuando yi = 0 e yi-1 = 1, el multiplicando multiplicado por 2i es agregado a P; y cuando yi = 1 e yi-1 = 0, el multiplicando multiplicado por 2i es restado de P. El valor final de P es el producto con signo.

1 1 1 0 0

+ 1

Supongamos dos números, multiplicando y multiplicador, con longitudes en bits, x para el primero, e Y para el segundo:

Construimos una matriz de tres filas y x+y+1 columnas. Identificaremos las filas como, A la primera, S la segunda y P la tercera.

Se inician los x primeros bits de cada fila con:

A, el multiplicando. S, el complemento a dos del multiplicando. P, ceros.

Los siguientes y bits se completan con:

A, ceros. S, ceros. P, el multiplicador.

Para finalizar la matriz, se inician a 0 todos los valores de la última columna.

Una vez iniciada esta matriz, se realiza el algoritmo.

Se realizan y iteraciones del siguiente bucle.

1. Comparar los dos bits menos significativos de P, para realizar la siguiente acción:

00 o 11: no se hace nada. 01: P = P + A. Se ignora el desbordamiento (overflow). 10: P = P + S. Se ignora el desbordamiento.

2. Desplazamiento aritmético de P a la derecha (se conserva el bit de signo).

Finalmente, tras y iteraciones, se elimina (mediante un desplazamiento) el último bit de la derecha (menos significativo), obteniendo el resultado.

2. Algoritmo para división.

Igual que en el producto, la división es muy fácil de realizar, porque no son posibles en el cociente otras cifras que UNOS y CEROS.

Consideremos el siguiente ejemplo, 42 : 6 = 7, en binario:

Se intenta dividir el dividendo por el divisor, empezando por tomar en ambos el mismo número de cifras (100 entre 110, en el ejemplo). Si no puede dividirse, se intenta la división tomando un dígito más (1001 entre 100).

Si la división es posible, entonces, el divisor sólo podrá estar contenido una vez en el dividendo, es decir, la primera cifra del cociente es un UNO. En ese caso, el resultado de multiplicar el divisor por 1 es el propio divisor. Restamos las cifras del dividendo del divisor y bajamos la cifra siguiente.

El procedimiento de división continúa del mismo modo que en el sistema decimal.

3. Otras familias lógicas a parte de la TTL.

MOS

Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos, según el canal utilizado:

NMOS: se basa únicamente en el empleo de transistores NMOS para obtener una función lógica. Su funcionamiento de la puerta lógica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estará en su zona de corte, por lo tanto, la intensidad que circulará por el circuito será nula y la salida estará la tensión de polarización (un nivel alto); y cuando la entrada se encuentra en el caso de que está en un nivel alto, entonces el transistor estará conduciendo y se comportará como interruptor, y en la salida será un nivel bajo.

PMOS: El transistor MOS se puede identificar como un interruptor controlado por la tensión de la puerta, V_G, que es la que determinará cuándo conduce y cuando no.

IIL

También conocida en su forma abreviada como I^2L, es la lógica de Inyección integrada, sus siglas vienen de su nombre en inglés: Integrated Interjection Logic. Es una clase de circuitos digitales construido con colectores múltiples BJT. Cuando fue introducido, tenía una velocidad comparable con la del TTL, y su potencia tan baja como la del CMOS.

Bipolar

Los CI´s están hechos a base de transistores de unión bipolar (BJT). Siendo las más notables las siguientes:

Lógica Resistencia-Transistor (RTL).

Diodo-Transistor (DTL). Transistor-Transistor (LTT). Emisor Acoplado (ECL). Alto Umbral de Ruido (HTL). Inyección Integrada (I2L).

4. Convertidores A/D y D/A (Conceptos y características, tipos).

Los interfaces de adquisición de datos nos ayudan a medir la información presentada por ambas señales digitales y analógicas. Las señales digitales pueden venir por una variedad de fuentes, como interruptores, contactos o interfaces compatibles TTL. Con el interface apropiado pueden leerse directamente y procesarse por el ordenador. Las señales analógicas vienen de instrumentos, sensores y transductores que convierten cosas como presión, posición o temperatura en voltajes estándar. Las señales analógicas no se pueden leer y procesar directamente por los ordenadores, primero deben convertirse en un número digital. Este proceso es denominado conversión digital o A/D.

El proceso complementario, de conversión de digital a analógica o D/A, cambia el dato digital en un voltaje analógico o señales estándar. Muchos interfaces tienen ambos convertidores, A/D y D/A. Esto permite computarizar medidas y controlar tanto procesos industriales como experimentos de laboratorio

A/D

Circuito tiene una entrada digital y da a la salida una tensión proporcional a la palabra digital. Tiene una serie de aplicaciones muy útiles.

En primer lugar hay que decir que en la arquitectura interna de algunos A/D es necesario un D/A. Pero además el convertidor D/A tiene por sí sólo una utilidad importante en los sistemas de telefonía digital o cuando se quieren procesar señales mediante un procesado digital para manipularlas de alguna forma: por ejemplo cambiar el tono de una señal de voz.

Parámetros característicos de los D/A

Estos parámetros nos van a permitir poder elegir el D/A más adecuado a nuestras necesidades, teniendo en cuenta que su comportamiento no es ideal en absoluto. Los errores que nos vamos a encontrar serán debido a dos aspectos principalmente:

por ser un componente real por disponer el dato digital de entrada de un número limitado de bits.

El convertidor A/D es el único elemento totalmente indispensable en un sistema de adquisición de datos. Además él por si sólo puede constituir un SAD. Generalmente suele ser el más caro de todos los elementos que constituyen el SAD aunque, por supuesto, su precio depende de la calidad de las prestaciones que se le pidan. Estas serán: la exactitud, que depende de los errores que se produzcan y de la resolución (número de bits), y la velocidad.

A nivel de elemento de circuito, el A/D se caracteriza por una entrada analógica, una salida digital y varias señales de control y alimentación.

Tipos de convertidores A/D.

Los convertidores A/D se pueden clasificar básicamente en los siguientes tipos:

Álgebra booleana

Teoremas y postulados

1) X * 0= 0 9) X + Y= Y + X

2) X * 1= X 10) XY = YX

3) X * X= X 11) X +(Y+Z)= (X+Y)+Z= X+Y+Z

4) X * X´= 0 12) X(YZ)= (XY)Z= XYZ

5) X + 0= X 13) X(Y+Z)= XY+XZ

6) X + 1= 1 14) (W+X)(Y+Z)= WY+WZ+XY+XZ

7) X + X= X 15) X+X´Y= X+Y

8) X + X´= 1 16) X´+XY= X´+Y

Teoremas de D´Morgan

18) (X+Y)´= X´Y´

19) (XY)´= X´+Y´

20) (X´)´= X

21) X+YZ= (X+Y)(X+Z)

22) X+YY’= (X+Y)(X+Y´)

Ejercicios: Reducir las siguientes expresiones booleanas

1. Y= AB´D+AB´D´

2. Z= (A´+B)(A+B)

3. X= ACD+A´BCD

4. Y=AC´+ABC´

5. Y= A´B´CD´+A´B´C´D´

6. X= (AB´+C)´

7. Y=AC´+ABC´

8. Q= [(A´+C)(B+D´)]´

9. F= (X+Y+Z)´

10. F= (XYZ)´

Min términos y Max términos

XYZ TérminosMínimos

TérminosMáximos

000001010011100101110111

X´Y´Z´ m0X´Y´Z m1X´Y Z´ m2X´Y Z m3X Y´Z´ m4X Y´Z m5X Y Z´ m6X Y Z m7

X + Y + Z MOX + Y + Z´ M1X + Y´+Z M2X + Y´+Z´ M3X´+Y + Z M4X´+Y + Z´ M5X´+Y´+Z M6X´+Y´+Z´ M7

A cada uno de los términos AND de la tabla anterior se les llama Términos Mínimos o MINTERMINOS. Los términos OR se les llama Términos Máximos o MAXTERMINOS.

Una función expresada como suma de términos mínimos, se realiza sumando todos los términos AND que produzcan un 1 en la función. De manera similar, una función expresada en productos de términos máximos, se realiza multiplicando todos los términos OR que produzcan un 0 en la función.

Ejemplo: de acuerdo a la siguiente tabla de verdad, expresar F1 y F2 en suma de términos mínimos y producto de términos máximos.

XYZ F1 F2000001010011100101110111

01001001

00010111

Solución

Suma de términos mínimos:

Solución

Producto de términos máximos:

El complemento de una función expresada en suma de términos mínimos es igual al producto de términos máximos faltantes de la función original. Esto ultimo es debido a que la función original es expresada por aquellos términos mínimos que hace a la función igual a 1, mientras que un complemento de esta función dará como resultado aquellos términos en que la función es 0.

Ejemplos:

1. F (A, B, C)= ε (1, 4, 5, 7)= A´B´C+AB´C´+AB´C+ABC

=II (0, 2, 3, 6)=(A+B+C)(A+B´+C)(A+B´+C´) (A´+B´+C)

2. F (X, Y, Z)= II (0, 2, 4, 5)=

3. Expresar la siguiente función en suma de términos mínimos:

F (A, B, C)= A+B´C

Solución:

A= A(B+B´)=AB+AB´=AB(C+C´)+AB´(C+C´)=ABC+ABC´+AB´C+AB´C´ B´C= B´C(A+A´)=AB´C+A´B´C

F (A, B, C)= ABC+ABC´+AB´C+AB´C´+A´B´C= m1+m4+m5+m6+m7

m7 m6 m5 m4 m1

F (A, B, C)= ε (1, 4, 5, 6, 7)

4. Expresar la siguiente función en producto de términos máximos: F (X, Y, Z)= (X´+Y)(X+Z)(Y+Z) Resultado: F(X,Y,Z)=II(0,2,4,5)

Mapas de Karnaugh Las funciones de Boole, pueden ser simplificadas por medios algebraicos como se vio anteriormente, sin embargo el procedimiento de reducción es un tanto raro, ya que carece de reglas específicas para predecir los pasos a seguir para reducir una función. El método del mapa representa un procedimiento simple y directo para minimizar funciones de Boole. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un físico y matemático de los Laboratorios Bell y se le conoce como Diagrama de Veitch o Mapa de Karnaugh.

Mapas de 2 variables

Ejemplos: Reducir las siguientes funciones utilizando el método del mapa.

1.

2.

1

0

10Y

X

1

0

10Y

X

0

10Y

X

m0 m1

m2 m3

Mapa de 3 variables

Distribución de términos mínimos o máximos

Ejemplos: Reducir las siguientes funciones utilizando el método del mapa.

1. F= XY´Z+XYZ

2. F= X´YZ+X´YZ´+XY´Z´+XY´Z

10

1

0

0100YZ

X11

10

1

0

0100YZ

X11

3. F= X´Y´Z´+X´YZ´+XY´Z´+XYZ´

4. F= A´C+A´B+AB´C+BC

1011

0

1

0100

YZ

X

1011

1

0

0100YZ

X

1011

1

0

0100YZ

X

5. F(X, Y, Z)=ε (0, 2, 4, 5, 6)

Mapas de 4 variables

Distribución de términos mínimos o máximos

Ejemplos: Reducir las siguientes funciones utilizando el método del mapa.

1. F (W, X, Y, Z)=ε (0,1, 2, 4, 5, 6, 8, 9, 12, 13, 14)

1011

1

0

0100

YZ

X

10

11

01

00

10110100

YZ

WX

01

00

10110100

YZ

WX

2. F(A, B, C, D)=A´B´C´+B´C´D´+A´BCD´+AB´C´

Mapa de 5 variables

100101111110

11

01

00

010011001000

CDE

AB

m0 m4m3m1

m24 m25 m27 m28

m8 m9 m11 m12

m5

m13

m29

m7

m15

m31

m6

m14

m30

m2

m10

m26

10

11

01

00

10110100

YZ

XW

Mapa de 6 variables

11

m24 m25 m27 m28m29m31m30m26

100

101

111

110

0 431

32 33 35 36

24 25 27 28

8 9 11 12

5

13

29

37

7

15

31

39

6

14

30

38

2

10

26

34

40 41 43 42 46 47 45 44

56 57 59 58 62 63 61 60

48 49 51 50 54 55 53 52

16 17 19 18 22 23 21 20

100101111110

010

011

001

000

010011001000

DEF

ABC

Ejemplo: Reducir las siguiente función utilizando el método del mapa.

F(A,B,C,D,E)=ε (0, 2, 4, 6, 9, 11, 13, 15, 17, 21, 25, 27, 29, 31)

Simplificación de un producto de sumas (términos máximos)

Simplificar la siguiente función de Boole y expresar el resultado en:

a) Suma de productos (términos mínimos).

b) Producto de sumas (términos máximos).

F(A, B, C, D)= ε (0, 1, 2, 5, 8, 9, 10)

100101111110

10

11

01

00

010011001000

CDE

AB

01

00

10110100

CD

AB

01

00

10110100

CD

AB

Condiciones de NO IMPORTA

Simplificar la siguiente función de Boole y expresar el resultado en:

a) Suma de productos (términos mínimos).

b) Producto de sumas (términos máximos).

F(W,X,Y,Z)= ε (1, 3, 7, 11, 15)

en donde las condiciones de no importa son:

d(W,X,Y,Z)= ε (0, 2, 5)

10

11

01

00

10110100

CD

AB

10

11

01

00

10110100

CD

AB

Lógica Combinacional

Compuertas lógicas

Diseño de Circuitos

Un circuito combinacional consiste en compuertas lógicas cuyas salidas se determinan directamente en cualquier momento de la combinación presente en las entradas.

Un circuito combinacional consiste en variables de entrada, compuertas lógicas y variables de salida. Las compuertas lógicas aceptan señales en las entradas y generan señales en las salidas.

El diseño de circuitos combinacionales comienza desde el enunciado del problema y termina con el diagrama del circuito lógico o con un conjunto de funciones de

CircuitoLógico

Combinacional

**

**

N variables de entrada

M variables de salida

Boole, de las cuales se puede obtener el diagrama lógico fácilmente. El procedimiento de diseño es como sigue:

1. Se enuncia el problema.

2. Se determina el número requerido de variables de entrada y de salida.

3. Se le asignan letras a las variables de entrada y salida.

4. Se deduce la tabla de verdad que define las relaciones entre las entradas y las salidas.

5. Se obtiene la función de Boole simplificada para cada salida.

6. Se dibuja el diagrama lógico,

7. Si es necesario se realiza un análisis del diagrama lógico para comprobar su funcionamiento.

Ejemplos de diseño:

1. Diseñe un circuito lógico de 3 entradas A, B, C, cuya salida sea alta solo cuando todas las entradas sean altas.

A B C

ABC Salida

000

001

010

011

100

101

110

111

2. Diseñe un circuito lógico que genere un 1 en la salida cuando la entrada sea mayor que 610 y menor o igual a 1510

3. Diseñe un circuito lógico con entradas P, Q y R de forma que la salida S se encuentre en estado ALTO cuando P sea 0 ó si Q=1 y R=1.

PQR S

000

001

010

011

100

101

110

111

A B C D

P Q R

ABCD S

0000000100100011010001010110011110001001101010111100110111101111

4. La siguiente figura muestra el diagrama de cierto tipo de alarma para automóvil, empleada para detectar ciertas condiciones no deseables. Los tres interruptores se usan para indicar el estado en que se encuentra la puerta del lado del conductor, el encendido del motor y las luces respectivamente. Diseñe un circuito lógico con estos tres interruptores como entradas, de manera que la alarma sea activada cuando se presenten cualquiera de las siguientes condiciones:

1. Las luces están encendidas mientras el motor no está funcionando.

2. La puerta está abierta mientras el motor está funcionando.

PML Alarma

000

001

010

011

100

101

110

111

11111

m28

5. Se requiere diseñar un circuito lógico que compare la magnitud de 2 números binarios A y B de dos bits cada uno, y que genere 3 salidas cuando A=B, A>B y A<B.

B0

B1 B0 A1 A0 A=B

A>B

A<B

0 0 0 0

0 0 0 1

0 0 1 0

Circuito Lógico

Combinacional

B1A=B

A1

A0

A<B

A>B

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

B1 B0 A1 A0

6. Se requiere decodificar 4 líneas de entrada a un display cátodo común. De tal manera que la decodificación se desea que los números 1010, 1110, 1210, 1310, 1410, 1510 se displayen en su correspondiente código hexadecimal. Diseñe un circuito lógico que realice esta función de acuerdo a la siguiente figura.

Circuito

Lógico

Combinacional

(MSB) D

C

B

(LSB) A

g

fe

d

cb

a

D C B A

011

001

000

010

011

101

01

00

010

011

001

111111111111111111111