electrónica digital - iuma.ulpgc.esjrsendra/docencia/electronica_basica/download/... · sistemas...

Sistemas Secuenciales

Electrónica Digital

Electrónica Básica

José Ramón Sendra SendraDpto. de Ingeniería Electrónica y AutomáticaULPGC

Combinacional: las salidas dependen de las entradas

Secuencial: las salidas dependen de las entradas y de valores anterioresde determinadas salidas ( e.d. depende de la vida pasada del circuito)

CIRCUITOS SECUENCIALES

Sistemacombinacional

Circuito derealimentación

EntradasSalidas

Los circuitos secuenciales pueden ser:

•Asíncronos: no dependen de ninguna señal de reloj

•Síncronos: dependen de un reloj



EntradasSalidas

Salidas queactúan comoentradas


Elementos dememoria

EntradasSalidas

Generador deimpulsos de

reloj

Las células básicas de los circuitos secuenciales son los biestables loscuales pueden ser:

•Asíncronos: no dependen de ninguna señal de reloj

•Síncronos: dependen de un reloj

•Activos por nivel

•Activos por flanco � Flip-Flops

Los más utilizados son:•RS•JK•D•T•etc


BIESTABLE RS NOR

BIESTABLES ASÍNCRONOS

S

0 0 1 1

R

0 1 0 1

Q(t+1)

Q(t) 0 1

Indeseable

Q(t+1)

Q(t) 1 0

S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

Q(t) 0 1 0 1 0 1 0 1

Q(t+1) 0 1 0 0 1 1 - -

No cambiaResetSet

- -

Indeseable

Cuando R≠≠≠≠S la salidasigue a la S

No cambia

S

R Q

Q

Tabla de Verdad

BIESTABLE RS NOR


Q(t)

0 0 1 1

Q(t+1)

0 1 0 1

S

R Q

Q

Tabla de Transición

S

0 1 0 X

R

X 0 1 0

BIESTABLE RS NAND


S

0 0 1 1

R

0 1 0 1

Q(t+1)

Q(t) 0 1

IndeseableQ(t+1)

Q(t) 1 0

S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

Q(t) 0 1 0 1 0 1 0 1

Q(t+1) - - 1 1 0 0 0 1

No cambiaResetSet

- -

Indeseable

Cuando R≠≠≠≠S la salidasigue a la R

No cambia

S

R Q

Q

Tabla de Verdad

BIESTABLE RS NAND


Q(t)

0 0 1 1

Q(t+1)

0 1 0 1


S

1 0 1 X

R

X 1 0 1

S

R Q

Q

BIESTABLE JK


J

0 0 1 1

K

0 1 0 1

Q(t+1)

Q(t) 0 1

Cambia

Q(t+1)

Q(t) 1 0

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Q(t) 0 1 0 1 0 1 0 1

Q(t+1) 0 1 0 0 1 1 1 0

No cambiaResetSet

Cambia

Cuando J≠≠≠≠K la salidasigue a la J

No cambia

K

J Q

Q

Tabla de Verdad

Q(t) Q(t)

Oscilación para J=K=1 → Carreras →→→→No se suelen usar →→→→ Sol: BiestableJK M/S

BIESTABLE JK


Q(t)

0 0 1 1

Q(t+1)

0 1 0 1


J

0 1 X X

K

X X 1 0

K

J Q

Q

BIESTABLE TIPO T ( = JK cortocircuitando J=K)


T

0 0 1 1

Q(t)

0 1 0 1

Tabla de Verdad

Q(t+1)

0 1 1 0

T Q

Q

No cambia

Cambia (TOGGLE)

BIESTABLE TIPO D ( No hace nada, sirve de memoria)


Q(t)

Q(t)

D

NECESIDAD DE SISTEMAS SÍNCRONOS

Generación de un GLITCH

NECESIDAD DE SISTEMAS SÍNCRONOS

Efecto de un GLITCH sobre un biestable

Entradas asíncronas → no dependen de reloj → PRESET (poner a 1la salida) y CLEAR (poner a 0 la salida)

BIESTABLES SÍNCRONOS

Activas a nivel alto Activas a nivel bajo

PR

CLR

PR

CLR

No pueden estar activas a la vez

Entradas de reloj → CK, CLK, CLOCK ...


Disparo por nivel

nivel altoCLK

nivel bajoCLK

Disparo por flanco

flanco desubida CLK

flanco debajada CLK

Entradas síncronas → dependen del reloj → R, S, J, K, T, D


S

R

K

J T

Orden de prioridad:

1.- Entradas Asíncronas2.- Entrada de Reloj3.- Entradas Síncronas


S

R Q

Q

PR

CLR

CLK S

R Q

Q

PR

CLR

CLK

BIESTABLE RS SÍNCRONO ACTIVADO POR NIVEL


S

R Q

QC

C S R Q Q0 X X Q Q1 0 0 Q Q1 0 1 0 11 1 0 1 01 1 1 1 1

BIESTABLE RS SÍNCRONO CON ENTRADAS ASÍNCRONAS


S

R Q

Q

PR

CLR

CLKC S R Q(t+1)X X X 1X X X 0X X X 1*0 0 Q(t)1 0 10 1 01 1 Indeterminado

Indeseado

PR CLR0 11 00 01 11 11 11 1

BIESTABLE RS SÍNCRONO ACTIVADO POR FLANCO (FLIP-FLOP)


S

R Q

QCLK

C S R Q QX X Q Q0 0 Q Q0 1 0 11 0 1 01 1 1 1

BIESTABLE JK MAESTRO ESCLAVO (MASTER-SLAVE)


FLIP-FLOP JK SÍNCRONO ACTIVADO POR FLANCO


K

J Q

QCLK

K

J Q

QCLK

C S R Q QX X Q Q0 0 Q Q0 1 0 11 0 1 01 1 Q Q

C S R Q QX X Q Q0 0 Q Q0 1 0 11 0 1 01 1 Q Q

BIESTABLE TIPO D


D Q

QCLK

C D Q(t) Q(t+1)0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 01 0 1 01 1 0 11 1 1 1

Modo memoria

Modo transparente

FLIP-FLOP TIPO D


FLIP-FLOP TIPO T


REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA SERIE

REGISTROS DE DESPLAZAMIENTO

REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA PARALELA


REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA SERIE


REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA PARALELA


Definición: Circuito secuencial cuyas salidas representan en undeterminado código el número de impulsos que se aplican a la entrada

Estructura: Biestables activados por flanco (FF) conectados entre sí

Módulo (M): número de valores por los que pasa (divisor por M)

Tipos:•Ascendentes•Descendentes

Tipos:•Asíncronos → Los FF no comparten la misma señal de reloj•Síncronos → Los FF comparten la misma señal de reloj:

•Síncronos propiamente dichos•Contadores basados en registros de desplazamiento

CONTADORES

CONTADORES

CONTADORES ASÍNCRONOS

Secuencia

de cuentaCondiciones de funcionamiento

A2 A1 A0

0 0 0

0 0 1 A0 cambia de 0 a 1

0 1 0 A0 cambia de 1 a 0; A1 cambia de 0 a 1.


1 0 0 A0 cambia de 1 a 0; A1 cambia de 1 a 0; A2 cambia


1 1 0 A0 cambia de 1 a 0; A1 cambia de 0 a 1.


J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

“1”

�

�

Entrada deimpulsos acontar

�

��

QA QB QC

Q Q Q

CONTADORES

CONTADORES ASÍNCRONOS → Utiliza FF tipo T o tipo JK

Problema → lento ya que cada FF debe esperar a que el anterior bascule

Módulo = M = 2n = 23 = 8 impulsos

CONTADORES

CONTADORES ASÍNCRONOS → Módulo ≠ 2n

Se parte de un contador de M = 2n y se conecta la primera combinación nodeseada mediante una NAND a las entradas CLEAR de los FF JK o T.

Ej: contador M = 12

J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

“1” � � �

�

�

Entrada deimpulsos acontar

� � �� C C C C

�

CONTADORESCONTADORES SÍNCRONOS → Ej: Contador M = 16 con biestables JK M/S

TABLA DE TRANSICIONES SEÑALES DE CONTROL

ESTADO ACTUALESTADO

SIGUIENTEENTRADAS SÍNCRONAS

QD QC QB QA QD QC QB QA JD KD JC KC JB KB JA KA

0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X

0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1

0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X

0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1

0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X

0 1 0 1 0 1 1 0 0 X X 0 1 X X 1

0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X

0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1

1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X

1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1

1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X

1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1

1 1 0 0 1 1 0 1 X 0 X 0 0 X 1 X

1 1 0 1 1 1 1 0 X 0 X 0 1 X X 1

1 1 1 0 1 1 1 1 X 0 X 0 X 0 1 X

1 1 1 1 0 0 0 0 X 1 X 1 X 1 X 1


Simplificamos por Karnaugh:

JD=KD=QAQBQC

JC=KC=QAQB

JB=KB=QA

JA=KA=“1”


J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

“1”

�

�

�

�

Entrada deimpulsos acontar �

�

� ��

�

QA QB QC QD

��


Podemos ahorrar puertas lógicas si nos damos cuenta que:

JA=KA=“1”

JB=KB=QA

JC=KC=JBQB

JD=KD=JCQC


J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

J

K

Q

CLK

“1”

�

��

C�

�

� ��

QA QB QC QD

��

�

CONTADORESCONTADORES SÍNCRONOS → Ej: UP/DOWN Counter M = 5

CONTADORESCONTADORES SÍNCRONOS DE CUALQUIER SECUENCIA → Ej: Contadorde la secuencia “2, 3, 5, 1, 7, 2, 3,...”

CONTADORESCONTADORES SÍNCRONOS BASADOS EN REGISTROS DEDESPLAZAMIENTO →→→→ CONTADOR EN ANILLO

CONTADORESCONTADORES SÍNCRONOS BASADOS EN REGISTROS DEDESPLAZAMIENTO →→→→ CONTADOR JOHNSON O ANILLO INVERTIDO

electrónica digital - iuma.ulpgc.esjrsendra/docencia/electronica_basica/download/... · sistemas...

Documents