electrónica digital 2010

5/12/2018 Electr nica Digital 2010 - slidepdf.com

http://slidepdf.com/reader/full/electronica-digital-2010 1/111

Electrónica Digital

Ing. Raúl V. Castillo C.



Introducción a los sistemasdigitales



Magnitudes analógicas y digitales

Circuitos electrónicos

Analógicos Digitales



Sistemas electrónicos analógicos

amplificador



Sistemas electrónicos digitales

amplificador

Reproductor de CD

D/A



Dígitos binarios (bit)

Lógica positiva

Alto = 1

Bajo = 0

Lógica negativa

Alto = 0

Bajo = 1



Dígitos binarios (bit)

Grupos de bits 0¶s y 1¶s (Códigos)

Representan:

Números

Letras

Símbolos

Instrucciones

etc.



La Lógica Combinacional contra laS

ecuencial Representación de entradas/salidas de circuitos lógicos:

Circuitos de lógica combinacional:La salida depende solo de las entradas actuales.

La relación de entrada/salida esta descrita por una tabla de verdad.

Circuitos de lógica secuencial:La salida depende de las entradas actuales y de las salidas previas.La relación de entrada/salida esta descrita por una tabla de estados.

CircuitoLógico

X

Y

Z

F SalidaEntradas



Compuertas Lógicas Básicas

A

B

A

B

A

Y = A and B

Y = A or B

Y = no A

Tablas de verdad

A B Y

0 0 0

0 1 0

1 0 0

1 1 1

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

A Y

0 1

1 0



Representación de la Lógica Digital

1.- Diagramas de circuitos a nivel transistor

A

B

S

Z

Vcc




S A B Z

0 0 0 0

0 0 1 0

0 1 0 10 1 1 1

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1A

S

B

S SA

SB

Z

2.- Tablas de verdad

3.- Diagramas lógicos




S

A

B

G

S

1A 1Y

1B

2A 2Y

2B

3A 3Y

3B

4A 4Y

4B

Z

74X1574.- Bloques construidospreviamente encapsulados, por

ejemplo: Multiplexor

5.- Ecuaciones: Z = S A + S B




6.- Varios Lenguajes dedescripción de Hardware

Module chap1mux

Title 'Two-input multiplexerµ

CHAP1MUX device µP16V8µ

A, B, S pin 1, 2, 3;

Z pin 13 intype µcomµ

Equations

WHEN S = = 0 THEN Z = A; ELSE Z = B,

End chap1mux

Library IEEE

Use IEEE otd_LOGIC_1i64 all

Entity Vchap1mux is

port (A, B,S in STD_LOGIC;

Z; out STD_LOGIC);END Vchap1mux;

Architecture Vchap1mux_arch of Vchap1mux is

Begin

Z < = A when S = ?0? Else B;

End Vchap1mux_arch;

VHDL ABEL



Niveles Lógicos

ALTO

(1 binario)

BAJO

(0 binario)

Inaceptable

VHmax

VHmin

VLmax

VLmin



Niveles Lógicos

TTL

VHmax = 5V

VHmin

= 2V

VLmax = 0,8V

VLmin = 0V

CMOS

VHmax = VDD

VHmin

= 70% VDD

VLmax = 30% VDD

VLmin = VSS



Formas de onda digitales

Flancoposterior ode subida

Flancoanterior ode bajada

Flancoanterior ode subida

Flancoposterior ode bajada

Bajo(L)

Alto(H)Alto(H)

Bajo(L)

Pulso positivo Pulso negativo



Formas de onda digitales³característica de un pulso no ideal´

tr

Tiempo desubida

tf

Tiempo debajada

tH

Anchura delpulso

Zonas nolineales

Amplitud

Línea base

90%

50%

10%



Características de las formas de onda

Periódica

No periódica

T1 T2 T3 T4 T5

Período = T = T1 = T2 = T3 = T4 = T5 = ... = Tn Frecuencia = 1/T



Ciclo de trabajo de formas de onda periódicas

TW

T

0 1 10 11 t (ms)

Ciclo de trabajo = (tW/T)100%



Información en señales digitales³a través de un diagrama de tiempos´

Período de bit

Reloj

0 1 1 1 0 0 1 0 1 1 0



Cronograma o diagrama de tiempos

Salida

1 0 0 0 0 0 0 0 1 0 0

Entrada A

Entrada B

Entrada C

Entrada D



Transferencia de datos

Computadora

Modem

Comunicación serie asíncrona

t0 t1 t2 t3 t4 t5 t6 t7 t8

Esta se desarrolló para solucionar el problema de la sincronía yla incomodidad de los equipos.

En este caso la temporización empieza al comienzo de uncaracter y termina al final, se añaden dos elementos de señal acada caracter para indicar al dispositivo receptor el comienzode este y su terminación.




Serie sincrona

Al inicio del caracter se añade un elemento que se conoce como

"Start S pace"(espacio de arranque),y al final una marca determinación.

Para enviar un dato se inicia la secuencia de temporización en eldispositivo receptor con el elemento de señal y al final se marca su

terminación.




Comunicación serie síncrona

Computadora Periférico

Este tipo de transmisión se caracteriza porque antes de latransmisión de propia de datos, se envían señales para la

identificación de lo que va a venir por la línea, es mucho maseficiente que la Asíncrona pero su uso se limita a líneasespeciales para la comunicación de computadoras, porque enlíneas telefónicas deficientes pueden aparecer problemas.




Por ejemplo una transmisión serie es Síncrona si antes de

transmitir cada bit se envía la señal de reloj y en paralelo essíncrona cada vez que transmitimos un grupo de bits.




Paralelo

Computadora

01101000

t0 t1

Impresora



Operaciones lógicas básicas

AND

OR

NOT

A

B

A

B

A

Y = A B

Y = A B

Y = A¶

Tablas de verdad

A B Y

0 0 0

0 1 0

1 0 0

1 1 1

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

A Y

0 1

1 0



Funciones lógicas básicas

Función comparación

Comparador

A A>B

A=B

B A<B

SALIDAS

TRESESTAADOSLÓGICOS

ENTRADASDOS

NÚMER OSBINARIOS




Función aritmética de suma

Sumador

A 7

B Cout

Cin

SUMA

ACARREO

DE SALIDA

ENTRADASDOS

NÚMER OSBINARIOS

ACARREODE

ENTRADA




Función aritmética de resta

Función aritmética de multiplicación

Función aritmética de división

Función de conversión de código




Función de codificación

7

4

1

0

9

8

7

6

5

4

3

2

1+/-

.

0

Código binario

8

5

2

.

9

6

3

+/-

Codificador

(de teclado)




Función de decodificación

Entradabinaria

Decodificador

(BCD a7segmentos)




Función de selección de datos

Multiplexor Demultiplexor

Entrada de control desecuencia deconmutación

Entrada de control desecuencia deconmutación

AB

C

DE

F




Función de almacenamiento

Flip-flop





Registros

a.- entrada serie salida serie

b.- entrada serie salida paralelo

c.- entrada paralelo salida paralelo

d.- entrada paralelo salida serie

(a)(b)

(c)

(d)





Memorias semiconductoras

Memorias magnéticas

Memorias ópticas




Función de recuento

Contador

Salida en paralelo

(Total de pulsosrecibidos)

Pulsos de

entrada



Circuitos Lógicos Básicos



Circuitos Integrados Digitales



Circuitos Integrados Digitales³Familias Lógicas´

Familia Lógica: Colección de diferentes Circuitos Integradosque tienen características de circuito similares. El diseño de circuitos de la compuerta básica de cada familia

es la misma. Los parámetros más importantes para la evaluación ycomparación de las familias lógicas son:

-Niveles Lógicos

-Disipación de potencia-Retardo de propagación-Margen de ruido-Fan-out (manejo de carga)



Circuitos Integrados Digitales³Encapsulado´

DIP (Dual In-line Package)

SMT (Surface-Mount Technology

- SOIC (Small-Outline IC)

- PLCC (Plastic Leadless Chip Carrier)

- LCCC (Leadless Ceramic Chip Carrier)

- FP (Flat-Pack)

SOIC PLCC LCCC FP



Circuitos Integrados Digitales³Numeración de los pines´

DIP o SOIC PLCC o LCCC

MuescaIdentificadordel pin 1

Identificadordel pin 1



Circuitos Integrados Digitales³Clasificación según su complejidad´

Familia SSI (Small-Scale Integration).

Son circuitos que contienen hasta 12

compuertas equivalentes en un único chip eincluyen compuertas básicas y flip-flops.




FamiliaMSI ( M edium-Scale Integration).

Son circuitos que poseen de 12 a 99 compuertas

equivalentes en un único chip e incluyenfunciones lógicas como codificadores,decodificadores, contadores, registros,multiplexores, circuitos aritméticos, pequeñas

memorias, etc..




Familia LSI ( Large-Scale Integration).

Son circuitos que contienen de 100 a 9999

compuertas equivalentes por chip e incluyeentre otros a memorias de capacidad media.




Familia VLSI (Very Large-Scale Integration).

Son circuitos que se conforman con un número de

compuertas equivalentes entre 10000 a 99 999 por chip, en este grupo se incluyen memorias de mayor capacidad y otros circuitos programables.




FamiliaULSI (Ultra Large-Scale Integration).

Son circuitos que se integran con un número mayor de 100 000 compuertas equivalentes por chip, en estegrupo se incluyen memorias de gran capacidad,microprocesadores y computadoras en un solo chip.



Circuitos Integrados Digitales³Tecnologías´

DL (Diode Logic).Esta tecnología hace uso de la característica del diodo de

conducir una corriente eléctrica en una sola dirección y noen ambas. De esta manera el diodo actúa como uninterruptor electrónico

A Z = A+B

B

+V

A

B Z = AB




DL (Diode Logic).Aquí se tienen dos

compuertas AND cuyassalidas se conectan a lasentradas de una compuertaOR.Muy simple yaparentemente razonable;

pero no es así, ya que setienen problemasadicionales, donde losniveles lógicos caen en lazona inaceptable.

2.8 a 2.9Volts

2.1 a 2.2Volts

+5 Volts

Z = AB+CD

+5V

A

B+5V

CD

OR

AND

AND




R TL (Resistor-Transistor Logic).Esta tecnología es relativamente vieja. En circuitos

integrados RTL el voltaje usual es +3.6V. La siguientecompuerta RTL presenta el problema de interacción deseñales a través de las múltiples resistencias de entrada.

ABCD

+V

A+B+C+D

+V

X = A+B+C+D




R TL (Resistor-Transistor Logic).Una mejor forma de implementar la función

NOR, donde no se tiene la interacción entre lasseñales de entrada, es:

A+B+C+D

A B C D

+3.6V

640

470x4




R TL (Resistor-Transistor Logic).

Y la función NAND, donde también no se tiene lainteracción entre las señales de entrada, es:

X = ABA

B

+3.6V

640

470

470




DTL (Diode-Transistor Logic).Esta tecnología presenta ventajas sobre la tecnología DL

al contar con una etapa de re-amplificación de la señalesentre compuertas y con la tecnología RTL, al no permitir la interacción entre las entradas.

ABCD

+V

X = A+B+C+D




TTL (Transistor-Transistor Logic).Esta tecnología generalmente se aplica en

circuitos SSI y MSI.

A

+V

X = A

+5V

4k 1.6k 130

1k




ECL (Emiter-Coupled Logic).Esta tecnología generalmente se aplica en

circuitos SSI y MSI.

INPUTS

VccNOR

BIAS

OR

VEE




CMOS (ComplementaryMOS).Esta tecnología generalmente esta presente en

circuitos LSI, VLSI y ULSI.

A

+V

Y = A A

B

+V

Y = A+B

Y = AB

A

B

+V +V




NMOS (n-channelMOS).Esta tecnología generalmente esta presente en

circuitos LSI, VLSI y ULSI.

Ci i d i i l



Circuitos Integrados Digitales³Tiempo de retardo de propagación´

tPHL tPLH

50%

50%

H

L

H

L

Entrada

Salida

Esta característica depende del voltaje de alimentación yde la temperatura, por ejemplo para la 74LS00, a Vcc =5,0V y TA = 25°C, tPHL = 10ns y tPLH = 9ns como valorestípicos.



Circuitos Integrados Digitales³Características típicas de las subfamilias TTL´

Familia Tiempo depropagación de

compuerta

Potencia porcompuerta

Máximafrecuencia de

contéo

-TTL Regular-TTL alta potencia

-TTL baja potencia

-TTL Schottky

-TTL baja potencia

Schottky- TTL Schottky debaja potenciaavanzada

- TTL rapida

10 ns6 ns

33 ns

3 ns

10 ns

7 ns

3,3 ns

10 mW22 mW

1 mW

19 mW

2 mW

1,4 mW

6 mW

35 MHz50 MHz

3 MHz

125 MHz

45 MHz



Circuitos Integrados Digitales³Numeración de las subfamilias TTL´

Familia -55°C a +125°C 0°C a +70°C

-TTL Regular

-TTL alta potencia-TTL baja potencia

-TTL Schottky

-TTL baja potenciaSchottky

- TTL Schottky de bajapotencia avanzada

- TTL rapida

5400

54H0054L00

54S00

54LS00

54ALS00

54F00

7400

74H0074L00

74S00

74LS00

74ALS00

74F00



Circuitos Integrados Digitales³Tabla comparativa entre subfamilias TTL´

Familia Velocidad Potencia

-TTL Regular

-TTL alta potencia-TTL baja potencia

-TTL Schottky

-TTL baja potenciaSchottky


- TTL rapida

x 1

x 2x 1/10

x 3,5

x 1

x 2/3

x 1/3

x 1

x 2x 1/10

x 2

x 1/5

x 1/10

x 1/2



Circuitos Integrados Digitales³Disipación de potencia´

La disipación de potencia en dispositivos CMOS es muy baja en comparación con los dispositivos TTL; sin

embargo, la disipación de potencia en dispositivos CM

OS

depende de la frecuencia, por ejemplo, la serie HC tieneuna potencia de 2,75QW/compuerta a 0Hz y de600QW/compuerta para 1MHz.

Para dispositivos TTL , la disipación de potencia nodepende de la frecuencia, por ejemplo, la serie ASLdisipa1,4mW/compuerta.

PD = Vcc(ICCH + ICCL)/2



Circuitos Integrados Digitales³Tensión de alimentación continua (Vcc)´

La tensión de alimentación para CMOS puede ser de 5V ode 3,3V dependiendo de la categoría. Una ventaja es que

su rango puede ser más amplio que los de tecnología TTL.Los CMOS de 5V toleran variaciones entre 2V y 6V, losde 3,3V pueden operar con tensiones de alimentaciónentre 2V hasta 3,6V.

La tensión de alimentación típica para dispositivos TTL es5,0V con un mínimo de 4,5V y un máximo de 5,5V.

Ci it I t d Di it l



Circuitos Integrados Digitales³Tabla comparativa entre corriente de salida y necesidades deentrada´

SubfamiliaTTL Capacidad en lasalida

Necesidadesde entrada

-TTL Regular

-TTL Baja potencia-TTL Alta potencia

-TTL Schottky

-TTL Baja potenciaSchottky


- TTL rapida

16 mA

3,6 mA20 mA

20 mA

8 mA

1,6 mA

0,18 mA2,0 mA

2,0 mA

0,4 mA



Circuitos Integrados Digitales³Niveles lógicos de entrada´

VIL es la tensión del nivel de entrada bajo para unacompuerta y VIH es la tensión del nivel de entrada alto para

una compuerta. Por ejemplo, para CMOS de 5V, aceptatensiones máximas de 1,5V para VIL y mínima de 3,5V para VIH.

Los dispositivos TTL aceptan una tensión máxima de 0,8V

para VIL y mínima de 2V para VIH.



Circuitos Integrados Digitales³Niveles lógicos de salida´

VOL es la tensión del nivel de salida bajo para unacompuerta y VOH es la tensión del nivel de salida alto para

una compuerta. Por ejemplo, para CMOS de 5V, el valor máximo de VOL de 0,33V y el valor mínimo para VOH esde 4,4V.

Para dispositivos TTL, el valor máximo de VOL es de 0,4V

y el valor mínimo VOH es de 2,4V.



Circuitos Integrados Digitales³Fan ± out y carga´

Cargas unidad =IOH / IIH = IOL / IIL

Por ejemplo:

Una compuerta de la serie estándar 74, IOH = 400QA, IIH =40QA, IOL = 16 mA y IIL = 1,6mA

Cargas unidad = 400QA / 40QA = 16mA / 1,6mA = 10



Circuitos Integrados Digitales³Interfazando TTL a TTL ( F an-out )´

De familia Velocidad

-TTL Regular

-TTL Baja

potencia

-Puede manejar 10 entradas de TTL Regular

-Puede manejar 40 entradas de TTL Baja potencia

-Puede manejar 6 entradas de TTL Alta potencia

-Puede manejar 6 entradas de TTL Schottky

-Puede manejar 20 entradas de TTL Baja potencia Schottky

-Puede manejar ? entradas de TTL Schottky de baja potencia avanzada

-Puede manejar 20 entradas de TTL rápida


-Puede manejar 10 entradas de TTL Baja potencia-Puede manejar 1 entradas de TTL Alta potencia




-Puede manejar 5 entradas de TTL rapida





-TTL Altapotencia

-TTL Schottky







-Puede manejar ? entradas de TTL rapida


-Puede manejar 40 entradas de TTL Baja potencia-Puede manejar 10 entradas de TTL Alta potencia









TTL Bajapotencia Schottky

TTL Schottky debaja potenciaavanzada








-Puede manejar ? entradas de TTL Regular

-Puede manejar ? entradas de TTL Baja potencia-Puede manejar ? entradas de TTL Alta potencia

-Puede manejar ? entradas de TTL Schottky

-Puede manejar ? entradas de TTL Baja potencia Schottky







TTL rápida -Puede manejar 25 entradas de TTL Regular

-Puede manejar ? entradas de TTL Baja potencia

-Puede manejar ? entradas de TTL Alta potencia

-Puede manejar ? entradas de TTL Schottky






Circuitos Integrados Digitales³Interfazando TTL a Otras lógicas´

RTL a TTL ó vice versa

R TL con voltaje dealimentación de +3,6V ó +5V

Cualquier compuerta TTLcon voltaje de alimentaciónde +5V

Compuerta R TL con voltajede alimentación de 0, +3,6V ó0, +5V

Cualquier compuerta TTLexcepto colector abierto convoltaje de alimentación de 0,+5V

R TLp TTL

TTLp R TL




DTL a TTL ó vice versa

Cualquier compuerta DTLcon voltaje de alimentaciónde 0, +5V

Cualquier compuerta TTLcon voltaje de alimentaciónde 0, +5V

Cualquier compuerta DTLcon voltaje de alimentaciónde 0, +5V

Cualquier compuerta TTLexcepto colector abierto convoltaje de alimentación de 0,+5V

DTLp TTL

TTLp DTL+5V Agregar una resistencia de

2,2K ; para compuertas de

colector abierto




PMOS a TTL ó vice versa

PMOS con voltaje dealimentación de +12V,-12V y salida dedrenaje abierto

Compuerta TTL convoltaje de alimentaciónde 0, +5V

PMOS con voltaje dealimentación de +12V,-12V

Solo TTL 7406 ó7416 con voltajede alimentaciónde 0, +5V

PMOSp TTL

TTLp PMOS+12V

-12V

6,8K ;1K ;

10K ;




MOS a TTL ó vice versa

Compuerta de SilicioMOS con voltaje dealimentación de +5V,-12V y salida dedrenaje abierto

Compuerta TTL convoltaje de alimentaciónde 0, +5V

Compuerta de SilicioMOS con voltaje dealimentación de +5V,-12V

Compuerta TTLcon voltaje dealimentación de0, +5V

MOSp TTL

TTLp MOS

-12V

6,8K ;

+5V

2,2K ;




NMOS a TTL ó vice versa

NMOS con voltaje dealimentación de 0, +5V

TTL con voltaje dealimentación de 0, +5V

NMOS con voltaje dealimentación de 0, +5V

NMOSp TTL

TTLp NMOS

TTL con voltaje dealimentación de 0, +5V




CMOS a TTL

Cualquier CMOS

con voltaje dealimentación de+5V

Cualquier compuerta TTL

de baja potencia convoltaje de alimentación de+5V

Una compuerta TTLRegular con voltajede alimentación de 0,+5V

Compuerta NOR CD4001 con entradasen paralelo y voltajede alimentación de 0,

+5V

Buffer CMOSCD4049 con voltajede alimentación de0, +5V

Cualquier compuerta TTLcon voltaje dealimentación de +5V




TTL a CMOS

Compuerta CMOScon voltaje dealimentación de 0,+5V

Compuerta TTLcon voltaje dealimentación de0, +5V

+5V

2,2K ;



SISTEMAS DE NUMERACIÓN,

OPERACIONES Y CÓDIGOS



Números decimales y sus pesos

23

2x10 + 3x1

20 + 3

23

En esta posición el dígito 3tiene un peso de 1

En esta posición el dígito 2tiene un peso de 10

Números decimales



Números decimales pesos en números enteros y fraccionarios

4572,84510

4x103 +5x102 +7x101 +2x100 +8x10-1 +4x10-2 +5x10-3

Números binarios



Números binarios pesos posicional para determinar el valor decimal del número binario

1011,1012

1x23 +0x22 +1x21 +1x20 +1x2-1 +0x2-2 +1x2-3

8 + 0 + 2 + 1 + 0,5 + 0 + 0,125

=11,62510

Números binarios



Números binariosconversión de número decimal a número binario

175,37510

175/2 = 87 con residuo 1 LSB 0,375 x 2 = 0,75 con sobreflujo 0 MSB

87/2 = 43 con residuo 1 0,750 x 2 = 1,50 con sobreflujo 1

43/2 = 21 con residuo 1 0,500 x 2 = 1,00 con sobreflujo 1 LSB

21/2 = 10 con residuo 1




½ = 0 con residuo 1 MSB

10101111,0112

Números octales



Números octales pesos posicional para determinar el valor decimal delnúmero octal

372,018

3x82 +7x81 +2x80 +0x8-1 +1x8-2

192 + 56 + 2 + 0 + 0,015625

=250,01562510

Números octales



Números octalesconversión de número binario a número octal

101001,0111012

101 001 , 011 101

51,358

Números octales



Números octalesconversión de número octal a número binario

75,38

111 101 , 011

111101,0112

Números hexadecimales



Números hexadecimales pesos en números enteros y fraccionarios

E5D7,A316

Ex163 +5x162 +Dx161 +7x160 +Ax16-1 +3x16-2 =

=14x163 +5x162 +13x161 +7x160 +10x16-1 +3x16-2

=14x4096+5x256+13x16+7x1+10x1/16+3x1/256

=58839,6367187510




Números hexadecimalesconversión de número decimal a número hexadecimal

47632,13610

47632/16 = 2977 con residuo 010 = 016 LSB 0,136 x 16 = 2,176 con sobreflujo 210 = 216MSB

2977/16 = 186 con residuo 110 = 116 0,176 x 16 = 2,816 con sobreflujo 210 = 216

186/16 = 11 con residuo 1010 = A16 0,816 x 16 = 13,056 con sobreflujo 1310 = D16

11/16 = 0 con residuo 1110 = B16 MSB 0,056 x 16 = 0,896 con sobreflujo 010 = 016

0,896 x 16 = 14,336 con sobreflujo 1410 = E16 LSB

BA10,22D0E16




Números hexadecimalesconversión de número binario a número hexadecimal

10110110,010110112

1011 0110 , 0101 1011

B6,5B16

O i bi i



Operaciones binariasreglas de suma con números binarios

1. 0 + 0 = 0

2. 0 + 1 = 1

3. 1 + 1 = 0 con acarreo de 1

4. 1 + 1 + 1 = 1 con acarreo de 1

O i bi i



Operaciones binariassuma binaria

Acarreo 1101

Adendo 1101 +

Augendo 1101

Suma 11010

O i bi i



Operaciones binariasreglas de la resta con números binarios

1. 0 - 0 = 0

2. 1 - 1 = 0

3. 1 - 0 = 1

4. 0 - 1 = 1 con adeudo de 1

Operaciones binarias



Operaciones binariasresta binaria

Minuendo después del adeudo 0 10 10 1 1

Minuendo 1 1 0 1 1-

Sustraendo 0 1 1 0 1

Diferencia 0 1 1 1 0




Operaciones binariasresta binaria por complemento a 2¶s

Minuendo - 1 1 0 1 1-

Sustraendo 0 1 1 0 1 10010 Comp. a 1¶s+ 1

Acarreo C=1 0 0 1 1 10011 Comp. a 2¶s

Minuendo + 1 1 0 1 1+(- Sustraendo) 1 0 0 1 1

Diferencia 0 1 1 1 0




Operaciones binariasreglas de la multiplicación con números binarios

1. 0 x 0 = 0

2. 0 x 1 = 0

3. 1 x 0 = 0

4. 1 x 1 = 1




Operaciones binariasmultiplicación binaria

Multiplicando 1111

Multiplicador x 1101

Primer producto parcial 1111

Segundo producto parcial 0000

Acarreo 0000

Suma de productos parciales 1111

Tercer producto parcial 1111

Acarreo 111100

Suma de productos parciales 1001011Cuarto producto parcial 1111

Acarreo 1111000

Producto Final 11000011




Operaciones binariasdivisión binaria

000111 Cociente

Divisor 101 100011 Dividendo

101

111 Residuo

101

101 Residuo

101

0 Residuo

Números binarios con signo



Números binarios con signomagnitud y signo

Sistema signo - magnitud

000110012 +2510

Bit de signo Bits de magnitud

100110012 -2510

Bit de signo Bits de magnitud

E n este sistema los bits de magnitud para ambos

signos, son los mismos




Números binarios con signomagnitud y signo

Sistema del complemento a 2¶s

000110012 +2510

Bit de signo Bits de magnitud111001102

+ 1

11100111 -2510

Bit de signo Bits de magnitud E n este sistema los bits de magnitud para ambos signos, no son los

mismos




Números binarios con signovalor decimal de los números con signo

Sistema signo ± magnitud

Si el bit de signo es 0

26

25

24

23

22

21

20

0 0 0 1 1 0 0 12

16 + 8 + 1 = +2510

Bit de signo


100110012 , entonces el resultado es -2510




Números binarios con signovalor decimal de los números con signo

Sistema del complemento a 2¶s


26 25 24 23 22 21 20

0 0 0 1 1 0 0 12

16 + 8 + 1 = +2510


- 27 26 25 24 23 22 21 20

1 1 1 0 0 1 1 12

-128+64+32+4 + 2 + 1 = -2510




Números binarios con signorango de representación de los números con signo

N° total de combinaciones = 2n

- (2n-1

) a + (2n-1

- 1)Para una palabra de 8 bits, el rango va de

±128 a +127




Números binarios con signonúmeros de coma o punto flotante

Número = (-1)s (1 + F) a + (2E-127)Por ejemplo, suponiendo el siguiente número positivo:

1011010010001 = 1,011010010001 x 212

S E F

S Exponente (E) Mantisa (Parte fraccionaria, F)

32 bits

23 bits8 bits1 bit

0 10001011 01101001000100000000000

Códigos digitales



Códigos digitalescódigo Gray

El código Gray es un código sin pesos y noaritmético.

La característica más importante es que solo varíaun bit de un código al siguiente, esto hace quedisminuya la posibilidad de producirse un error altener menos cambios de bits. Esta propiedad es

muy importaante en muchas aplicaciones, talescomo codificadores de ejes de posición.

Este código puede tener cualquier número de bits.

Códigos digitales



Códigos digitalesconversión de código binario a código Gray

1 + 0 + 1 + 1 + 0 Binario

1 1 1 0 1 Gray

Códigos digitales



Códigos digitalesconversión de código Gray a código binario

1 1 1 0 1 Gray

+ + + +

1 0 1 1 0 Binario

Códigos digitales



Códigos digitalesASCII (American Standard Code for Information Interchange)

El código ASCII es un código alfanuméricointernacionalmente aceptado y consta de

128 caracteres que se representan medianteun código de 7 bits. El octavo bit MSB,siempre es cero.

El código ASCII extendido, consta de 128caracteres adicionales y este código fueadoptado por IBM para sus PC¶s.

Códigos digitales



Códigos digitalesASCII (American Standard Code for Information Interchange)

20 PRINT ³A=³,XC arácter Binario Hexadecimal

2 0110010 32

0 0110000 30

Espacio 0100000 20

P 1010000 50

R 1010010 52

I 1001001 49

N 1001110 4E-------------------------------------------------------------------------------------------------------------------------------------------------

X 1011000 58



Códigos binarios

Decimal 8421 BCD GRAY Binario

0

1

2

3

45

6

7

8

9

10

11

12

13

14

15

0000

0001

0010

0011

01000101

0110

0111

1000

1001

0001 0000

0001 0001

0001 0010

0001 0011

0001 0100

0001 0101

0000

0001

0011

0010

01100111

0101

0100

1100

1101

1111

1110

1010

1011

1001

1000

0000

0001

0010

0011

01000101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

Método de paridad para detección



de errores

Paridad par

P BCD

Paridad impar

P BCD

0 0000

1 0001

1 0010

0 0011

1 0100

0 0101

0 01101 0111

1 1000

0 1001

1 0000

0 0001

0 0010

1 0011

0 0100

1 0101

1 01100 0111

0 1000

1 1001

Método de paridad



p³detección de un error´ Código transmitido correctamente:

Bit de paridad par

00101

Código BCD Código transmitido incorrectamente:

Bit de paridad par

00001Código con información errónea

electrónica digital 2010

Documents