trabajo obligatorio bueno

7/29/2019 Trabajo Obligatorio Bueno

1/33

Transistores de efecto campo

FC-045-02


2/33

ndice

1.- Estructura y construccin bsica de los transistores de efecto de campo de unin. 8

2.-Operacin bsica de los JFET. Circuitos de autopolarizacin y polarizacin.

Caractersticas y parmetros ms importantes 12

3.-Aplicaciones de los JFET. 25

4.- Comparacin de los FET con los BJT 26

5.- Estructura y construccin bsica de los MOSFET 27

6.- Operacin bsica de los MOSFET. Circuitos de autopolarizacin y polarizacin.

Caractersticas y parmetros ms importantes 31

7.- Aplicaciones de los MOSFET36

8.- Circuitos con simulador..37


3/33

1.-Estructura y construccin bsica de los transistores de efecto de campode unin.

Tambin llamados JFET (Junction Field-Effect Transistor).Existen JFET de canal N y de canal P, en funcin de la naturaleza del semiconductor que

sirve de puente entre los contactos del propio transistor. Hablaremos de ambos.

1.1.-JFET de canal N.

Segn se muestra en la figura 1A, la estructura bsica de un JFET de canal N est formada

por un semiconductor de tipo N con dos contactos hmicos en sus extremos, uno de ellos S

(denominado fuente o surtidor) y el otro D (conocido por el nombre de drenador osumidero). El tercer electrodo G, denominado puerta est constituido por dos regiones de

tipo p difundidas a ambos lados de la estructura del semiconductor. Se forma as en el

contacto de puerta dos uniones p-n, las cuales estn conectadas entre s y polarizadas eninverso, de forma que la corriente que pasa a travs de ellas es prcticamente nula.

Generalmente la unin de puerta es del tipo p +-n, lo cual significa que la regin p de la

puerta est mucho ms dopada que la regin n del semicondutor.

Los JFET utilizados en circuitos integrados normalmente se fabrican siguiendo la

tecnologa planar, segn la cual el semiconductor est formado por una capa de carcter n

(capa epitaxial) depositada sobre un substrato de silicio u otro semiconductor, de tipo p. Unrea pequea de la superficie de esta capa epitaxial est difundida con impurezas tambin

de tipo p, y forma, junto con el substrato de silicio, el contacto de puerta. Los electrodos

metlicos de fuente y de sumidero se depositan directamente a ambos lados del contacto

superior de puerta.

De la regin de carga espacial (tambin llamada regin de agotamiento) hablaremos en el

apartado de operacin y polarizacin.


4/33

En la figura 1B se presenta un esquema de la geometra de las diferentes zonas y contactos

de un JFET utilizado en circuitos integrados. El smbolo de circuitos para el JFET de tipo N

se ha presentado en la figura 1C, con la flecha de la puerta apuntando hacia dentro para

indicar el carcter n del semiconductor.


5/33

1.2.-JFET de canal P.

En la figura 2A se muestra como en este caso el canal est formado por un semiconductor

P, y las dos regiones difundidas a ambos lados del semiconductor son de tipo n.


6/33

La figura 2B muestra un esquema de la geometra del semicondutor que nos ocupa y la

figura 2C el smbolo de circuitos.La construccin es similar a la de los JFET de canal N, slo que el tipo de semiconductor

usado para canal y substrato vara.


7/33

2.-Operacin bsica de los JFET. Circuitos de autopolarizacin ypolarizacin. Caractersticas y parmetros ms importantes.

2.1.- Polarizacin de un JFET.

Abordaremos la polarizacin de un JFET de canal N, de forma que la corriente deelectrones (portadores mayoritarios) fluya desde el contacto de surtidor,S, al de drenador,

D. Eso quiere decir que la tensin VDS =VD VS debe ser positiva. Se dice entonces que el

semiconductor funciona como un canal de baja resistencia para los electrones, estando

limitado el canal por las paredes que forman las dos regiones de carga espacial adyacentes alas uniones p-n de la puerta. En las regiones de carga espacial la concentracin de carga

libre es muy baja y por tanto su resistividad es muy elevada.

Seguiremos dos supuestos.

Supuesto 1.Circuito de autopolarizacin.

Mantenemos el electrodo de puerta polarizado a tierra inicialmente, esto es VG = 0 y

aumentamos lentamente desde cero la tensin aplicada al drenador, VD, manteniendo el

surtidor a una tensin fija de cero voltios, esto es Vs = 0 (potencial de tierra). Vase lafigura 3A.


8/33

Para pequeos valores de VD, la corriente que circula entre el surtidor y el drenador, ID, debe

ser pequea. Esta corriente es debida al movimiento de electrones desde la fuente aldrenador a travs del canal. En esta situacin se considera que el canal est completamente

abierto, comportndose del mismo modo que una resistencia (figura 3B). As pues, la

variacin de ID en funcin de VD (grfico 1) en el rango de tensiones bajas serprcticamente de tipo lineal.


9/33

Obsrvese n la figura 3B que el canal semiconductor de tipo n est sometido a un potencial

positivo respecto los contactos de puerta por lo que la unin p+ - n de los contactos depuerta queda polarizada en inverso. Como consecuencia de esta polarizacin en inverso, la

corriente que circula a travs de los contactos de puerta debe ser extremadamente baja.

Adems, la regin de carga espacial, tambin llamada de agotamiento, que se extiende a

ambos lados de cada una de las dos uniones tiene una anchura mayor en la regin del canal,ya que sta es que est menos dopada (regin sombreada en la figura 1A. Es importante

sealar que la anchura de la zona de agotamiento es ms acusada conforme se avanza hacia

el drenador, ya que el potencial V(x) a lo largo del canal semiconductor (regin n) es cadavez ms positivo respecto de la puerta (regin p).

A medida que se aumenta VD manteniendo VS = 0, la anchura de la regin de carga espacial

a ambos lados de la unin p+ - n de la puerta es cada vez mayor. Este efecto da lugar a una

reduccin de la anchura del canal, siendo lgicamente el efecto ms acusado en la zona del

drenador. La reduccin gradual de la anchura del canal puede ser tan elevada que puedeincluso cerrar el canal en el extremo del drenador. Se origina entonces en esta regin un

aumento notable de la resistencia del canal, por lo que la pendiente de la curva ID en

funcin de VD comienza a decrecer. Cuando el voltaje alcanza un cierto valor crtico, dadopor VD = VD.sat (este valor normalmente es de unos pocos voltios, aunque lgicamente

depende de las dimensiones del dispositivo), se llega a la situacin indicada en la figura 3C

en la cual se produce el estrangulamiento del canal (pinch-off) y la curva caracterstica I D VD se hace entonces prcticamente horizontal (es decir, resistencia dinmica infinita). A

partir de este momento, al aumentar VD ya no aumenta ms la corriente que circula a travs

del canal. En este rango de tensiones elevadas, conocido como regin de saturacin, el

aumento de VD da lugar a un crecimiento de la longitud de la regin del canal que ha sido


10/33

estrangulada, debido al desplazamiento del punto P (punto donde se produce inicialmente el

estrangulamiento) hacia la regin de la fuente, figura 3D.

Obsrvese que, contrariamente a lo que podra parecer en una primera impresin, al quedarel canal bloqueado la corriente ID no se reduce a cero, ya que entonces no habra cada de

potencial a lo largo del canal y no se llegara a la condicin de estrangulamiento.

Es preciso tener en cuenta adems que a medida que el potencial en el drenador se acerca oincluso se hace ms elevado que el potencial de estrangulamiento, la caidad de potencial a

lo largo del semiconductor, V(x), ya no es homognea.

De hecho, cuando se aplica en el drenador un potencial mayor que VD,sat el punto P de

estrangulamiento separa dos zonas de diferente resistencia en el semiconductor: entre la

fuente y el punto P tenemos el canal semiconductor con resistencia baja, mientras quedesde el punto P al drenador la resistencia es muy elevada, ya que corresponde a la regin

de agotamiento de la unin p-n polarizada en inversa. Es ms, el potencial en el punto P de

estrangulamiento ha de mantenerse constante e igual al valor de saturacin VD,sat. Esto

quiere decir que la tensin aplicada VD se reparte de forma no homognea, produciendo unacada igual a VD,sat en la zona del canal comprendida entre la fuente y el punto P, y una cada

igual VD VD,sat en la parte posterior del canal, entre P y el drenador. Para tensiones dedrenador mucho ms elevadas que VD,sat esta ltima regin es la que absorbe la mayor parte

de la tensin aplicada. Este reparto no homogneo de la tensin hace que en la regin de

saturacin la corriente de fuente a sumidero sea prcticamente constante ya que est

limitada por la cada de tensin entre la fuente y el punto P de estrangulamiento. Un


11/33

esquema cualitativo de las dos regiones de diferente resistencia que forman el canal en la

zona de saturacin viene dado en el Grfico 2.


12/33

-Parte superior: Variacin del voltaje, V(x), a lo largo del canal de un JFET (tipo n) cuando se

aplica un voltaje VD superior al de estrangulamiento (punto de operacin en la regin de

saturacin). Las lneas a trazos indican la situacin correspondiente a diferentes valores de VD (VD

> VD > VD).

-Parte inferior: Esquema de la situacin de estrangulamiento del canal en un punto P, en el interior

del JFET.

Aparte de este efecto, existe otra limitacin de la corriente que se presenta sobre todo en los

transistores con una longitud de canal, L, pequea. La corriente en este caso puede quedar

limitada por la velocidad mxima que alcanzan los portadores en la parte posterior del canal(detrs del punto P), donde el campo elctrico toma valores muy elevados. Efectivamente,

se sabe que para campos relativamente altos, del orden de 104 Vcm-1 para el silicio, la

velocidad de los electrones alcanza un valor de saturacin ya que la movilidad de loselectrones en este rango decrece al aumentar el campo elctrico aplicado. Este efecto de

saturacin de la velocidad de los electrones en la zona posterior del canal se puede

superponer al ya mencionado de la constancia de la cada de tensin en la parte anterior del

canal, produciendo uno u otro una limitacin de la corriente en la regin de voltajessuperiores al voltaje de estrangulamiento. Vase grfico 3.

Velocidad de arrastre de los electrones en funcin del campo elctrico, para el GaAs y el Si.


13/33

-Supuesto 2. Circuito de polarizacin fija.

Si al JFET de canal n polarizado a una tensin de drenador positiva determinada aplicamos

ahora tensiones, VG, negativas en el contacto de puerta, la unin p-n de la puerta quedapolarizada en inverso a un potencial ms elevado que en el caso anterior. Vase figura 4A.

En esta situacin la anchura de la regin de carga espacial en cada unin se hace todava

mayor, y a su vez la regin del canal se hace ms estrecha, por lo que la corriente a travs

del canal disminuye. En el grfico 4 se muestra la familia de curvas caractersticas ID-VD deun JFET tpico de canal n, cada una de ellas correspondiente a un valor de VG fijo. Ntese

que al aumentar el voltaje en inverso, VG, aplicado a las uniones p-n de la puerta, ID

disminuye como consecuencia del estrechamiento del canal.


14/33

-Curva caracterstica ID- VD de un JFET tpico de canal n, mostrando el aumento abrupto de lacorriente en la regin de avalancha.

En el grfico 4 se observa tambin un aumento abrupto de la corriente cuando se alcanzauna tensin crtica por encima del valor de saturacin. Este aumento se debe a un fenmeno

de avalancha de electrones originado en la unin p-n que existe entre la puerta y el canal.

Este fenmeno se produce mayoritariamente en la parte posterior del canal, ya que en esta

regin es donde el diodo tiene una polarizacin inversa ms elevada. Las caractersticas deeste proceso de ruptura por avalancha en una unin p-n ya fueron sealadas con

anterioridad. Evidentemente, este fenmeno ocurrir para un valor de VD tanto menos

cuanto ms negativo sea VG.

Para voltajes de drenador inferiores al de saturacin, VD < VD,sat, se puede obtener unarelacin cuantitativa entre la corriente, ID, y el voltaje aplicado, VDm utilizando para el

semiconductor el modelo de la figura 3B en dos dimensiones. Para efectuar el clculo

supondremos adems (vase grfico 5) que:1.- Se trata de un dispositivo de longitud de canal L y semianchura a, simtrico conrespecto a un plano horizontal.


15/33

2.- Las cadas de voltaje en el contacto de fuente (punto de abscisa x=0) y del drenador(punto x=L) son despreciables.3.-La variacin de las variables electrostticas en la direccin horizontal (x) es mucho mslenta que en la vertical, lo cual ocurrir si L>>>>a (aproximacin del canal gradual).

Consideremos el JFET de canal n tal como se representa en el grfico 5, es decir, antes delestrangulamiento total del canal. Debido al estrechamiento del canal su resistencia es ms

elevada a medida que se avanza hacia el drenador. Sin embargo, la corriente ID que fluye a

travs de cualquier seccin transversal, perpendicular a la direccin x, debe ser constante alo largo del canal. As pues, para cualquier punto entre x=0 y x=L se tendr:

dV = ID dR [a]

Siendo dR y dV la resistencia y la cada de potencial correspondientes a una longitud dx del

canal. Lgicamente, el valor dR depende de la anchura del canal en el punto considerado y

puede calcularse a travs de la relacin:

dR = ( )

Donde S = 2z [a-w(x)] es el rea de la seccin transversal del canal en el punto x, y la

resistividad del semiconductor. La dimensin z corresponde a la anchura del canal en la

direccin perpendicular al plano de la figura. Si el semiconductor es de tipo n, con una

concentracin Nd de impurezas, podemos calcular se resistividad mediante la relacin: 1/

= q e Nd, siendo e la movilidad de los portadores (electrones). Introduciendo los valores

de y S en la ecuacin anterior tendremos:

[b]

Con lo que sustituyendo en [a], resulta:

[c]

Ahora bien, segn el resultado obtenido en la ecuacin, en una unin abrupta tipo p+-n la

anchura, w(x), de la zona de carga espacial en la regin n viene dada por una expresin deltipo:


16/33

[d]

ya que el potencial inverso aplicado a travs de la unin p-n en el punto de coordenada x esVG V(x) . En la ecuacin anterior, V0 es el denominado potencial barrera o de contacto de

la unin de puerta y V(x) es la parte del potencial que cae entre la fuente (x=0) y el puntoconsiderado (de coordenada x) como consecuencia del potencial VD aplicado en el

drenador. A partir de la ecuacin [d] se puede establecer para dV:

[e]

que sustituida en [c] nos da:

Integrando sobre la longitud L del canal y despejando ID queda:

[f]

Particularizando para los valores de w1, cuando x=0, V=0, y w2, cuando x=L, V = VD y

haciendo uso de [d] se tiene finalmente:

[g]

Donde:

[h]


17/33

Y

[i]

Tanto IP como VP son parmetros que dependen de las caractersticas del semiconductorutilizado as como de sus dimensiones geomtricas. As, un aumento de la seccin

transversal del semiconductor (esto es, de la semianchura a de la profundidad z), o bien

una disminucin de la longitud L, hace que el valor de IP sea ms elevado. Del mismomodo, el voltaje VP tambin crece con la semianchura del semiconductor. Este parmetro es

conocido como voltaje de estrangulamiento, ya que su valor coincide aproximadamente (si

no se tiene en cuenta el valor V0) con el potencial en inverso que es necesario aplicar sobre

la puerta para cerrar el canal cuando la corriente de drenador es cero (es decir ID =0), segnse puede demostrar fcilmente a partir de la ecuacin [d]. De esta misma ecuacin se

deduce adems que si aplicamos a la puerta un voltaje determinado, VG, la situacin de

estrangulamiento en el borde del drenador se produce cuando la tensin de drenadoralcanza un valor VD,sat, tal que cumpla la ecuacin:

O bien teniendo en cuenta la expresin [i]:

[f]

La cual sirve para calcular VD,sat


18/33

Curvas caractersticas ID-VD normalizadas para un JFET de canal n, segn la ecuacin [g] con

VP=3v.

En el grfico 5 se ha representado en trazo continuo las curvas tericas ID-VD

(normalizadas) correspondientes a la ecuacin [g] para un semiconductor tpico. Las curvas

representan la variacin del cociente ID/IDS en funcin de VD (siendo IDS el valor de ID,sat

correspondiente a VG=0) para voltajes inferiores al de saturacin (VDVD,sat la ecuacin [g] deja de ser vlida y la corrientese considera constante, igual al valor de saturacin, ID,sat (lneas de trazo discontinuo en elgrfico 5). El valor de ID,sat se puede obtener a partir de la ecuacin [g] haciendo VD= VD,sat

con lo que resulta:


19/33

[k]

Utilizando los datos del grfico 5 para las curvas caractersticas ID-VD de un transistor JFET

se puede obtener la variacin de ID en funcin de VG en la regin de saturacin. Resulta as

la denominada curva de transferencia (grfico 6), la cual se obtiene a partir de la ordenada

del punto de interseccin de las curvas del grfico 5 con una recta paralela al eje deordenadas en un punto de abscisa VD, contenido en la regin de saturacin. Es fcil

demostrar que la curva de transferencia cumple aproximadamente la ecuacin:

para (VG


20/33

Curva de transferencia para un JFET de canal n (ID en funcin de VG) obtenida a partir de las

curvas del grfico anterior en la regin de saturacin.

donde IDS es, segn hemos visto, la corriente de saturacin mxima, es decir, la corriente

ID,sat para VG=0. Aunque esta ecuacin parece muy distinta de la ecuacin [k], da sin

embargo resultados muy aproximados y es mucho ms sencilla de aplicar. A partir de la

curva de transferencia se define un parmetro caracterstico del transistor denominadotransconductancia, gm el cual coincide con la pendiente de la curva de transferencia en

punto de operacin, es decir:

[m]


21/33

3.- Aplicaciones de los JFET.

El JFET posee bastantes aplicaciones, como son: interruptores analgicos, multiplexores,

control automtico de ganancia CAG en receptores de radio, amplificadores de pequeaseal en receptores de radio y TV, troceadores o choppers, etc.A continuacin hablaremos de su utilizacin como amplificador de seales alternas.

Cuando se utiliza el transistor JFET como amplificador de seales alternas normalmente se

emplea la configuracin de fuente comn, mostrada en la figura 5A polarizando el

transistor con una tensin entre fuente y drenador, VDS, suficientemente elevada para que elpunto de operacin se site en la regin de saturacin (definido por una corriente ID). La

seal alterna que se desea amplificar, vg, se aplica en el electrodo de puerta superpuesta a la

tensin continua de polarizacin de puerta, VGS. Esta seal de voltaje se traduce en

variaciones de la corriente de drenador, id, que se superponen al valor continuo, ID, yproducen a su vez una variacin, vd, en la cada de tensin en la resistencia RL, introducida

en el circuito de salida.


22/33

4.- Comparacin de los FET con los BJT.

La diferencia principal entre estas dos clases de transistores es la siguiente:

Como hemos visto en el punto anterior, el transistor FET es controlado por tensin y los

cambios en tensin de la compuerta (VGS) permiten cambios en la corriente de drenador

(ID). En cambio, el transistor de unin bipolar (BJT) es un dispositivo operado porcorriente y requiere que haya cambios de corriente en la base (IB) para producir cambios en

la corriente de colector (Ic).

Mientras que el transistor BJT es un dispositivo bipolar (cuenta con dos portadores decarga, electrones y huecos) el FET es un dispositivo unipolar que depende nicamente ya

sea de la conduccin por electrones (canal N) o por los huecos (canal P).

Relacionada con la diferencia principal:En el FET se establece un campo elctrico por medio de las cargas presentes que controlan

la trayectoria de conduccin del circuito de salida, sin necesidad de un contacto directo

entre la cantidad que controla y la que es controlada.En general, los FET son ms estables con relacin a la temperatura que los BJT.

Los FET son normalmente ms pequeos en construccin, hacindolo particularmentetiles en circuitos integrados (IC). Sin embargo, las caractersticas de construccin de

algunos FET pueden hacerlos ms sensibles al manejo.La elevada impedancia de entrada de los FET (de 1 hasta varios cientos de mega ohms

excede con mucho los niveles tpicos de resistencia de entrada de las configuraciones con

transistores BJT, lo cual es una caracterstica muy importante en l diseo de sistemasamplificadores lineales de AC.

El transistor BJT tiene una sensibilidad mucho mayor a los cambios en la seal aplicada.

En otras palabras, la variacin en la corriente de salida es por lo general mucho mayor paralos BJT que para los FET, con el mismo cambio en el voltaje. Por esta razn, las ganancias

tpicas de voltaje de AC para amplificadores BJT son mucho mayores que para FET.

Los transistores FET poseen una mayor capacidad de manejar potencia y son capaces dealmacenar carga, lo que hace que puedan ser utilizados como unidades de memoria.Los FET son menos ruidosos que los BJT, lo cual los hace idneos para amplificadores de

alta fidelidad.

5.-Estructura y construccin bsica de los MOSFET.

Tambin denominados transistores metal-oxido-semiconductor de efecto campo.Como veremos a continuacin, la conductividad del canal en un MOSFET aumenta

sustancialmente al formarse una capa de inversin mediante la aplicacin de un voltaje

superior al umbral. A este tipo de transistores, bien sean de canal n o p se les denominaMOSFET de enriquecimiento y tambin se les conoce como transistores de canal

normalmente cerrado. Se puede conseguir que el transistor funcione con el canal

normalmente abierto, si la regin del canal se dopa con impurezas de tipo opuesto al restodel semiconductor, formando as una capa conductora entre las islas que forman las


23/33

regiones de fuente y sumidero. A este tipo de transistores se les denomina MOSFET de

empobrecimiento o MOSFET de agotamiento ya que como veremos despus el transistorpuede funcionar en la regin de agotamiento del canal.

Determinada una clasificacin principal, comenzaremos hablando del MOSFET de

enriquecimiento de tipo p.

5.1.- Transistor MOS de enriquecimiento de tipo p.

En la figura 6A se muestra su estructura bsica.

Est desarrollado tambin segn la tecnologa planar. Bsicamente consiste en unaestructura MOS en la cual un electrodo metlico superior, G, depositado sobre la capa

aislante acta como terminal de puerta del transistor. Existen adems dos regionespequeas de la superficie dopadas fuertemente con impurezas donadoras, es decir de tipon+, situadas a cada lado de la puerta. Sobre cada una de esas regiones o islas de tipo n+ se

deposita asimismo un electrodo metlico, formando el contacto de fuente o surtidor, S, y el

de sumidero o drenador, D, del transistor. Finalmente, al igual que una estructura MOSsimple, sobre la superficie inferior del dispositivo se deposita una capa metlica que se

mantiene conectada a tierra. En la figura 6B se muestra el smbolo del transistor MOS de

canal n en el cual la flecha indica el sentido convencional de la corriente en el modo normal


24/33

de operacin del transistor. En el MOSFET de canal p, la corriente tiene sentido opuesto y

la flecha del dibujo lleva la direccin invertida (Figura 6C).


25/33

5.2.- Transistor MOS de empobrecimiento de tipo n.

En la figura 6D se muestra su estructura bsica

Obsrvese que el canal conductor, al igual que las regiones de puerta y drenador es de tipo

n, tras doparse con impurezas de tipo opuesto al resto del semiconductor, como habamos

expuesto anteriormente.

En la figura 6B se muestra el smbolo del transistor MOS de canal n en el cual la flechaindica el sentido convencional de la corriente en el modo normal de operacin del

transistor. En el MOSFET de canal p, la corriente tiene sentido opuesto y la flecha del

dibujo lleva la direccin invertida (Figura 6C).En la figura 6E se muestra el smbolo del transistor nMOSFET de empobrecimiento y en la

figura 6F el del pMOSFET de empobrecimiento.


26/33

6.-Operacin bsica de los MOSFET. Circuitos de autopolarizacin ypolarizacin. Caractersticas y parmetros ms importantes.

6.1.- Polarizacin de un nMOSFET de enriquecimiento.

Como procedimos con los JFET, seguiremos dos supuestos de polarizacin de un transistor

nMOSFET de enriquecimiento.

Supuesto 1.Circuito de autopolarizacin.

El voltaje aplicado a la puerta es cero, es decir, VG=0. Las dos regiones o islas de tipo n+ de

fuente y drenador forman con el resto del semiconductor de tipo p sendas uniones p-n+

conectadas en oposicin, por lo que prcticamente no existe paso de corriente entre loselectrodos de fuente y sumidero, cualquiera que sea el signo de la tensin aplicada entre

ellos.

-Supuesto 2. Circuito de polarizacin.


27/33

Aplicamos un voltaje positivo suficientemente alto a la puerta para tener la condicin de

inversin fuerte en la interfase del semiconductor con el xido. Esto quiere decir queVG>=VT, siendo VT el voltaje umbral de la estructura MOS. Los portadores minoritarios,

electrones en este caso, dan lugar a la formacin de un canal conductor de tipo n en la

superficie del semiconductor entre la fuente y el drenador con una conductancia mayor

cuanto ms alto sea el voltaje aplicado en la puerta. Como ya vimos anteriormente, estecanal est limitado en su parte superior por la capa aislante de SiO2 y en la parte inferior

por la regin de carga espacial que se forma en el semiconductor bordeando la puerta y

tambin alrededor de las islas n+ de los contactos de fuente y sumidero. En estascircunstancias si se aplica un voltaje positivo de valor pequeo al drenador (vase la figura

7A), los electrones fluyen desde la fuente al drenador a lo largo del canal que acta ahora

como si fuera una resistencia de valor bajo (ntese que en el canal, al estar invertido, laconduccin tiene el mismo carcter que en la fuente y el sumidero). Se obtiene as, en esta

regin de voltajes de drenador bajo, una variacin lineal entre la corriente ID y el voltaje

aplicado, VD.

Figura 7. Esquema de la variacin de la anchura del canal al aplicar voltajes de drenador creciente

en un MOSFET de canal n.

Al aumentar VD, manteniendo VD


28/33

del nmero de electrones que estn presentes en la capa de inversin prxima al drenador,

lo que equivale a su vez a una reduccin, tambin progresiva, de la anchura del canal.Evidentemente, esta reduccin es ms acusada en la zona del drenador. El efecto global es

una disminucin de la pendiente en la curva de variacin de ID en funcin de VD.

Curva caracterstica ID-VD.

Cuando se alcanza un voltaje, tal que la anchura del canal se reduce a cero en el drenador

(figura 7B), se dice que ha ocurrido el estrangulamiento del canal (punto P en figura 7B).

Esto ocurrir para un voltaje denominado voltaje de saturacin, VD,sat, el cual ha de cumplir

la relacin VD,sat=VG-VT. Para voltajes ms elevados, la regin del canal estrangulada, L,

aumentar la longitud en la direccin de la fuente (figura 7C) y la corriente se mantendr

esencialmente constante, ya que el voltaje en el nuevo punto P de estrangulamiento semantiene prcticamente igual a VD,sat. De hecho, el mecanismo de limitacin de la corriente

entre el punto P y la regin de agotamiento del drenador es muy similar a la de un transistor

JFET, de ah que las caractersticas ID-VD sean tambin similares.


29/33

Curvas ID-VD tpicas de un MOSFET de canal n.

En el grfico 8 se presentan las curvas experimentales I D-VD obtenidas al variar la tensinde puerta, VD,en un transistor MOS de canal n. Obsrvese en esta figura que, para un voltaje

VD dado, al hacer ms positiva la tensin VG aplicada a la puerta la corriente ID se hace ms

elevada, ya que el canal es cada vez ms ancho y por tanto el nmero de portadores ms

elevado. Hay que notar tambin que para conseguir que el canal sea conductor es precisoque VG tenga un valor por lo menos igual al voltaje umbral (alrededor de un voltio) para la

formacin en la superficie de una capa con fuerte inversin. Evidentemente, en lostransistores MOS de silicio de tipo n el canal conductor es de tipo p y el potencial de puerta

ha de ser negativo. Asimismo, la tensin VD debe ser negativa en este caso. Por lo dems el

comportamiento es exactamente igual al transistor MOS de canal n discutido ms arriba.

6.2.- Polarizacin de un Mosfet de empobrecimiento de tipo n.


30/33

La aplicacin de voltajes negativos a la puerta da lugar en este caso a una disminucin delnmero de portadores en l canal (regin de agotamiento) por lo que la corriente IDdisminuye para un voltaje VD fijo, pudiendo incluso hacerse cero si VG es suficientemente

negativo. Al contrario, si el voltaje de puerta es positivo, con un valor superior al umbral, el

canal se enriquece con los portadores minoritarios de inversin y la corriente aumenta.Lgicamente las caractersticas ID-VD de un MOSFET de agotamiento son similares a las

del MOSFET de enriquecimiento con la diferencia de que la tensin de puerta admite a la

vez valores positivos y negativos, como se puede apreciar en el grfico 9.

Curvas caractersticas ID-VD para un MOSFET tpico de canal n de agotamiento.

7.- Aplicaciones de los MOSFET.


31/33

-El MOSFET es frecuentemente usado como amplificador de potencia ya que ofrece dosventajas sobre los MESFETs y los JFETs y ellas son:

En la regin activa de un MOSFET en modo de enriquecimiento, la capacitancia de

entrada y las transconductancia es casi independiente del voltaje de la compuerta y la

capacitancia de salida es independiente del voltaje del drenador. Este puede proveer unapotencia de amplificacin muy lineal.

El rango de voltaje activo de la compuerta puede ser mayor porque los MOSFETs

de canal n en modo de vaciamiento pueden operar desde la regin de modo de vaciamiento(-Vg) a la regin de enriquecimiento (+Vg).

En la mayora de los circuitos con MOSFET, el objetivo es encenderlo tan rpido como seaposible para minimizar las prdidas por conmutacin. Para lograrlo, el circuito manejador

del gatillo debe ser capaz de alimentar la suficiente corriente para incrementar rpidamente

el voltaje de gatillo al valor requerido.Para apagar el MOSFET, el voltaje puerta-fuente debe reducirse en accin inversa como

fue hecho para encenderlo. La secuencia particular de la corriente y el voltaje depende delos arreglos del circuito externo.

El rea de segura operacin del el MOSFET est limitada por tres variables que forman loslmites de una operacin aceptable. Estos lmites son:

1.- Corriente mxima pulsante de drenaje.

2.- Voltaje mximo drenaje-fuente.3.- Temperatura mxima de unin.

8.- Circuitos con simulador.


32/33

8.1.- Autopolarizacin de un nJFET.

nJFET

V

R G

R D

R S

V = vDS + (RD + RS) iD

8.2.- Polarizacin fija de un nJFET.

nJFET

V Dd

V Gg

R G

R D

-VGG = iG RG + vGSVDD = iD RD + vDS

8.3.- Polarizacin de un nMOSFET de enriquecimiento.


33/33

V Dd

R D

nMOS

V Gg

R G

VDd = iG RG + vGS + iD RSVDd = iD RD + vDS + iD RS

8.4.- Polarizacin de un nMOSFET de empobrecimiento.

nMOS

V Gg

V Dd

RG

RD

RS

VGg = vGS + RS iDvDS = VDd- (RS + RD) iD

trabajo obligatorio bueno

Documents