sumador segmentado de 4 numeros de 4 bits. · 0.9 ( 1) 10 _ 18 2 ... para este mismo...

Ampliación de Estructura de Computadores Curso 2011-2012

Vicente Arnau Llombart [1] 07/11/2011

5.4 Ejemplos de unidades aritméticas segmentadas.

Sumador segmentado de 4 numeros de 4 bits.

Su diagrama de bloques es el siguiente:



Y su esquema segmentado es el siguiente:

Calculamos la aceleración y la eficiencia para este diseño, con N = {2, 4, 8 y 32 datos}

N=2

1̂.1*18

*20

6*)1(

2*10_

nkT

TS

seg

segno

6̂.0)122(

2

)1(

nk

n

N=4

3̂.1*30

*40

6*)1(

4*10_

nkT

TS

seg

segno

8.0)142(

4

)1(

nk

n

N=8 S = 1.48 µ = 0,888 N=32 S = 1.61 µ = 0,96

N=

6

10_

limlim seg

segno

nn T

TSS



Pero este diseño se puede mejorar si duplicamos el bloque más lento, es decir, utilizamos dos

unidades Sumadoras con Acarreo Adelantado de 4 bits, tal como se muestra en la figura siguiente:

El diagrama de tiempos sería el siguiente:

Observar como ahora la duración de procesamiento del primer dato es (k + d) * 4 , donde d es el

número de etapas duplicadas.

N=2 S = Tno_seg/Tseg = (10 * 2) / [(k+1)+n-1) * 4 = 1

N=4 S = Tno_seg/Tseg = (10 * 4) / [(k+1)+n-1) * 4 = 1.4

N=32 S = Tno_seg/Tseg = (10 *32) / [(k+1)+n-1) * 4 = 2.28

N= S = … = 10/4 = 2.5



Multiplicador de números de 4 bits sin signo.

Los diagramas de bloque del multiplicador y su versión segmentada serían los siguientes:

El retardo total del diseño sin segmentar ha sido de 11τ.

Al diseñar el multiplicador segmentado hemos respetado dos reglas:

R1) El módulo de mayor duración ha de estar solo en una etapa, y este fijará la duración del

ciclo de reloj en el diseño segmentado.

R2) Una vez aplicada R1 diseñaremos el circuito con el menor número posible de segmentos,

sin que ninguno de ellos sobrepase el retardo del segmento que contiene el bloque más lento.

Para este diseño, las medidas de aceleración y eficiencia son las siguientes:

N=4

...222.1*36

*44

6*)1(

4*11_

nkT

TS

seg

segno

6̂.06

4

)143(

4

)1(

nk

n

N=16 S = 1.63 µ = 0,888

N= S = 1.8333



Multiplicador de números sin signo de 6 bits.


Para este diseño, las medidas de aceleración y eficiencia para n=16 datos son las siguientes:

N=4?

N=16

6.110*)1(

16*17_

nkT

TS

seg

segno

8̂.018

16

)1162(

16

)1(

nk

n

N=32?

N=



Pero si queremos mejorar el rendimiento de este circuito, debemos duplicar el modulo más lento, que es el sumador con acarreo adelantado.



Multiplicador de números sin signo de 8 bits.




Y si calculamos la aceleración y la eficiencia para n = [4, 16 e ∞] datos tenemos:

N=4

6̂2.110*)1(

19*4_

nkT

TS

seg

segno

6̂.06

4

)143(

4

)1(

nk

n

N=16

68.110*)1(

16*19_

nkT

TS

seg

segno

8̂.018

16

)1163(

16

)1(

nk

n

N=32?

seg

segno

T

TS

_

)1( nk

n

N=

9.110

19_

limlim

seg

segno

nn T

TSS

1

Problema: Calcular la aceleración y la eficiencia para n = [4, 16 e ∞] datos si hemos

modificado el diseño del multiplicador de números sin signo de 8 bits para que tenga 2

módulos sumadores con A.A. de 16 bits



Multiplicador de números con signo de 4 bits según el Algoritmo de Booth combinacional.


N=4

55.16*)1(

4*14_

nkT

TS

seg

segno

6̂.06

4

)143(

4

)1(

nk

n

N=32

196.26*)1(

32*14_

nkT

TS

seg

segno

94.034

32

)1323(

32

)1(

nk

n

N= 3̂.26

14_

limlim

seg

segno

nn T

TSS

1



Multiplicador de números con signo de 6 bits según el Algoritmo de Booth Modificado

Combinacional.

Suponemos que diseñamos el SAA-10 bits de forma tan eficiente que solo posee 6 retardos de

puertas lógicas. Los diagramas de bloque del multiplicador y su versión segmentada serían los

siguientes:

Tiempo no segmentado = 18 τ Tiempo segmentado = 10 τ

N=2

9.010*)1(

2*18_

nkT

TS

seg

segno

5.04

2

)123(

2

)1(

nk

n

N=8 N=32

N= 8.110

18_

limlim

seg

segno

nn T

TSS

1



Pero dupliquemos ahora tanto el ∑AA-10 bits como el GPP y que obtenemos:

Calcular la aceleración y la eficiencia para n = [4, 16, 32 e ∞] pares de datos.



Multiplicador de números con signo de 16 bits según el Algoritmo de Booth Modificado

Combinacional.

Hay una forma rápida de determinar el diagrama de bloques de este multiplicador y consiste en

sustituir las filas de productos parciales por líneas. Veámoslo:

Recordar que el GPP ahora vale 6τ.




Problema: Diseñar el multiplicador de números con signo de 16 bits según el Algoritmo de

Booth Modificado Combinacional, segmentarlo sin duplicar etapas y Calcular la aceleración y la

eficiencia para n = [4, 16 e ∞] datos.


Booth Modificado Combinacional duplicando solo el módulo sumador con A.A. de 32 bits.

Calcular la aceleración y la eficiencia para n = [4, 16 e ∞] datos.


Booth Modificado Combinacional duplicando tanto el módulo sumador con A.A. de 32 bits como

el GPP. Calcular la aceleración y la eficiencia para n = [4, 16 e ∞] datos.



Si solo duplicamos el módulo ∑-AA de 32 bits tenemos:

N = 4

625.18*)8(

104

8*)1)((

4*26_

ndkT

TS

seg

segno

)1( nk

n

N = 16

6.28*)20(

414

8*)1)((

16*26_

ndkT

TS

seg

segno

)1( nk

n

N= 25.38

26_

limlim

seg

segno

nn T

TSS 1



Y si duplicamos tanto el GPP como el ∑AA-32 bits obtenemos el siguiente diseño:

N = 4

93.16*)9(

104

6*)1)((

4*26_

ndkT

TS

seg

segno

)1( nk

n

N = 16

3.36*)21(

414

6*)1)((

16*26_

ndkT

TS

seg

segno

)1( nk

n

N= 3.46

26_

limlim

seg

segno

nn T

TSS 1



Problema para casa:

A) Diseñar el multiplicador de números con signo de 32 bits según el Algoritmo de Booth

Modificado Combinacional, segmentarlo sin duplicar etapas y calcular la aceleración y la


B) Para este mismo multiplicador de números de 32 bits, duplicar el módulo sumador con

A.A. de 64 bits y mostrar cómo afecta al diseño segmentado. Calcular la aceleración y la


C) Realizar una tercera versión duplicando también el módulo GPP (Generador de productos

Parciales) y mostrar cómo afecta al diseño segmentado. Calcular la aceleración y la


sumador segmentado de 4 numeros de 4 bits. · 0.9 ( 1) *10 _ 18 * 2 ... para este mismo...

Documents

sumador segmentado de 4 numeros de 4 bits. · 0.9 ( 1) 10 _ 18 2 ... para este mismo...