informe previo microelectronica 02

15
Universidad Nacional Mayor de San Marcos UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS (Universidad del Perú, Decana de América) Facultad de Ingeniería Eléctrica y Electrónica E.A.P Ingeniería Electrónica 19.1 Curso: Laboratorio de Microelectrónica Microwind Docente: Ing. Rubén Alarcón Matutti Alumno: Castillo Astucuri Eleazar MICROWIND

Upload: eleazar-castillo

Post on 16-Nov-2015

153 views

Category:

Documents


14 download

DESCRIPTION

unmsm

TRANSCRIPT

1)

Universidad Nacional Mayor de San MarcosUNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS(Universidad del Per, Decana de Amrica)

Facultad de Ingeniera Elctrica y ElectrnicaE.A.P Ingeniera Electrnica 19.1

Curso: Laboratorio de Microelectrnica

Microwind

Docente: Ing. Rubn Alarcn MatuttiAlumno: Castillo Astucuri Eleazar

Ciudad Universitaria, 22 de octubre de 2013PROBLEMA 2Disear la funcin dada usando el estilo CMOS complementario:

LAYOUT DEL DIAGRAMA

TABLA DE FUNCIONAMIENTO

EDCBAX

000001

000011

000101

000110

001001

001011

001101

001110

010001

010011

010101

010110

011001

011011

011101

011110

100001

100011

100101

100110

101001

101011

101101

101110

110001

110011

110101

110110

111000

111010

111100

111110

SIMULACIN DEL LAYOUT

PROBLEMA 4Disear la funcin dada usando el estilo DCVSL.

LAYOUT DEL DIAGRAMA

TABLA DE FUNCIONAMIENTO

ACDBF

0XXX0

10XX0

11000

11011

11101

11111

SIMULACIN DEL LAYOUT

PROBLEMA 6Disear un sumador completo (S y C) usando el estilo DCVSL DINMICO. Hallar la mxima frecuencia (considerar iguales tiempos de precarga/evaluacin). Simular considerando las reglas dadas en clase para evitar glitches en la salida.LAYOUT DEL DIAGRAMA

TABLA DE FUNCIONAMIENTO

ABCCARRYS

00000

00101

01001

01110

10001

10110

11010

11111

SIMULACIN DEL LAYOUT

La frecuencia mxima de la salida S es de 1.965GHz. Podemos observar que las salidas en un comienzo estn en 1 lgico por un pequeo momento.

PROBLEMA 8Dado el diagrama de STICK simplificado, interprete dicho diagrama, dibuje el circuito esquemtico de transistores y obtenga la funcin lgica de salida. Verifique mediante su tabla de funcionamiento.DIAGRAMA STICK

LAYOUT DEL DIAGRAMA

CIRCUITO DE TRANSITORES

FUNCIN LGICA DE SALIDA

TABLA DE FUNCIONAMIENTO

X4X3X2X1Y

00001

00010

00101

00110

01001

01010

01100

01110

10001

10010

10100

10110

11001

11010

11100

11110

SIMULACIN DEL LAYOUT

PREGUNTAS OBLIGATORIASEJERCICIO 5.2FIGURA 5.2

A) LAYOUT DEL CIRCUITO

FUNCION LOGICA DE SALIDA:

TABLA DE FUNCIONAMIENTO:

BAOUT

001

011

101

110

SIMULACIN DEL LAYOUT:

B) LAYOUT DEL CIRCUITO:

FUNCION LOGICA DE SALIDA:

TABLA DE FUNCIONAMIENTO:

CBAOUT

0001

0010

0100

0110

1000

1010

1100

1110

SIMULACIN DEL LAYOUT:

MICROWIND