experiencia1 microelectronica

5/12/2018 EXPERIENCIA1 MICROELECTRONICA - slidepdf.com

http://slidepdf.com/reader/full/experiencia1-microelectronica 1/16

Laboratorio de Microelectrónica

EE425-M Página 1

UNIVERSIDAD NACIONAL DE INGENIERÍA

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

EXPERIENCIA Nº 1

TEMA: “CARACTERIZACIÓN DE INVERSORES CMOS Y

NMOS”

CURSO : MICROELECTRÓNICA (EE425-M)

PROFESOR : Ing. JUAN TISZA CONTRERAS

ALUMNO : DÍAZ AROCUTIPA LUIS ALBERTO

CÓDIGO : 20051044J

HORARIO : Jueves 19:00-21:00 horas

FECHA DE PRESENTACIÓN : 05/ 05/2011

PERIODO ACADÉMICO: 2011-I




EE425-M Página 2

EXPERIENCIA Nº 1

CARACTERIZACIÓN DE INVERSORES CMOS Y NMOS

I. Resumen de Microwind 2 y DSCH 2:

Microwind 2:

Es una aplicación que nos permite diseñar y simular circuitos integrados al más bajo nivel,es

decir a nivel microelectrónico. Consta de diversas librerías de componentes ya diseñados que

nos pueden ayudar a introducirnos en el mundo del diseño digital CMOS. Como ejemplo se

adjunta una figura con un esquema de un inversor:

Descripción del Entorno:

El entorno de Microwind 2 es muy amigable. Consta de una barra de menú, una barra de

herramientas y la superficie de edición. Cuando arranca la aplicación aparece una ventana

flotante con la paleta de edición. Dicha paleta de edición nos permite implantar en silicio

transistores CMOS, resistencias, inductancias, cables, etc.




EE425-M Página 3

Cualquier diseño puede salvarse en un fichero con extensión .MSK. La aplicación consta, como

ya se ha indicado, con librerías de circuitos integrados ya realizados. Se han diseñado

manualmente con lo que se asegura que ocupan la menor superficie de silicio posible, es decir,

son diseños óptimos. Otra manera de generar circuitos integrados es mediante la compilación

de modelos descritos con Verilog. Esta compilación genera automáticamente un layout

(circuito integrado en silicio) conforme a una serie de reglas contenidas en el fichero default.rul.

Este diseño no tiene porque ser el de área mínima ya que no ha sido optimizado. Seguidamente

vemos un ejemplo de layout generado por compilación.

Simulación: Los circuitos diseñados (o compilados) pueden ser simulados mediante el

comando Simulate Run simulation…. La simulación genera las curvas de evolución

en tensiones y corrientes. También puede realizarse la simulación sobre el propio layout.

Proceso de implantación microelectrónica:

También es posible reproducir el proceso de implantación en silicio con la secuencia pasos de

fotolitografía. Accedemos a esto en Simulate Process steps in 3D.

Por último indicar que se pueden diseñar transistores de forma automática a

través de la paleta:




EE425-M Página 4

Menus de MICROWIND2 :




EE425-M Página 5

Lista de ICONOS:




EE425-M Página 6

DSCH 2:

Esta aplicación consta de un editor lógico, basado en captura de esquemas, y un simulador. Está

orientado a la validación del circuito lógico antes de pasar a la fase de síntesis microelectrónica.

Proporciona un entorno sencillo para el diseño lógico jerárquico y simulación con análisis de

retardos, todo lo cual permite el diseño y validación de estructuras lógicas complejas. Unacaracterística muy interesante es la posibilidad de estimar el consumo de potencia del circuito.

Además, es capaz de generar un fichero Verilog del circuito lógico que puede tomar como

entrada la aplicación Microwind 2 para crear el layout.

Descripción del entorno

El entorno gráfico de Dsch 2 es muy sencillo. Consta de una barra de menú, una barra de

herramientas con las tareas más comunes y la superficie de edición. Al arrancar la aplicación

aparece una ventana flotante con la librería de símbolos.

Captura de esquemas :

La captura de esquemas se realiza arrastrando los símbolos que aparecen en la ventana flotante

a la superficie de edición. La definición de los símbolos se encuentra en ficheros de extensión

.sym (en la carpeta IEEE). Además de los símbolos establecidos por la normalización, es

posible insertar símbolos creados por el usuario (Insert User Symbol (.SYM)) o

esquemas salvados previamente (Insert Another Schema (.SCH)). De esta manera se

facilita el diseño jerárquico, utilizando modelos de circutios previos en los nuevos.

Para crear un símbolo de usuario utilizamos File Schema to new symbol que salva en un

fichero .sym el esquema completo del circuito actual. El esquema se puede salvar en un fichero

con extensión .sch.




EE425-M Página 7

Simulación

La simulación se realiza sobre el propio esquema mediante Simulate Start simulation.

Los dispositivos virtuales de entrada y salida (teclado hexadecimal, diodo led y display de 7

segmentos) facilitan la entrada de datos y la visualización de resultados. La figura siguiente

ilustra un instante de la simulación con 2 teclados hexadecimales con los valores 4 y 5respectivamente y el display de 7 segmentos indicando el resultado de la suma (9 en este caso).

Los dispositivos virtuales de E/S no forman parte del esquema. Junto al esquema aparece una

ventana flotante para el control de la simulación en curso.

Salida para Microwind 2

El proceso es el siguiente:

1. Crear el fichero Verilog: File Make Verilog File. Podemos cambiar el nombre del

fichero asignado por defecto. El fichero Verilog tiene extensión .txt.

2. Abrir Microwind 2 y compilar el fichero Verilog creado anteriormente: Compile

Compile Verilog File. En la ventana de diálogo pulsar Compile.




EE425-M Página 8

II. Análisis Teórico del Circuito Planteado:

EQUIVALENTE:

Los parámetros del circuito son:

M1:1

W

L; M2:

2

W

L; M3:

3

W

L; M4:

4

W

L

250PROCESO

uAK

V ;

1

10W

L;

2

1W

L

;3

15W

L

;4

2W

L

1T

V V …… en todos los casos.




EE425-M Página 9

Análisis del Inversor NMOS con carga saturada:

El circuito anterior funciona como una compuerta NOT que utiliza un MOSFET operando en la

región de saturación como carga. Si Vdd=5 V,2

50PROCESO

uAK

V

;3

15W

L

;4

2W

L

Con los valores de la razón de ancho a largo de los transistores, se determinara el valor de la

salida que corresponde a un “0” lógico cuando en la entrada es aplicado un “1” lógico .

2

3 3 3 3

3

2( )2

P

D GS T DS DS

K W i V V V V

L

2

4 4

42

P D GS T

K W i V V

L

; 3 4 D Di i

; 1T

V V

Dividiendo ambos términos se obtiene:

2

4

4 4

23 3 3 3

3

21

2( )2

PGS T

D

P D GS T DS DS

K W V V

i L

K W iV V V V L

2

43

2

3 3 3

4

15

22( )

GS T

GS T DS DS

W

V V L

W V V V V

L

; 4 4 5GS DSV V Vo

; 3 5GSV

; 3 DSV Vo

Reemplazando valores se obtiene: 2

5 1 15

22(5 1)

Vo

Vo Vo0.66Vo V

M4

MOS4

M3

MOS3

0

0

VDD

5Vdc

Vin1

Vout




EE425-M Página 10

Luego, estos valores también producen una corriente igual a:

2

4 4

42

P D GS T

K W i V V

L

; 4 3 2

502 5 0.6 1 170

2 D D D

uAi i i uA

V

La potencia disipada cuando la salida corresponde a un “0” lógico es:

5 170 0.085P V uA mW ..para el inversor NMOS

Inversor CMOS:

1 2 1I) Si M OFF 0 0i tn D DV V I I

2

2 2 2

2

2

Si M Saturación 0 M Lineal2

1

2

para que se cumpla 0

p

D DD i tp

D p DD i tp DD o DD o

D

k I V V V

I k V V V V V V V

I

1 2

2 2

II) Si aumenta M Saturación, M Lineal

1

2 2

si sigue aumentando disminuye

i

ni tn p DD i tp DD o DD o

o i i o

V

k V V k V V V V V V V

V f V V V

1 2III) Si aumenta M Saturación, M SaturacióniV *

1 2IV) Si M Lineal, M Saturacióni iV V

1 2

2 1

V) Si M Lineal, M OFF

0 0

i DD tp

D D

V V V

I I 0

oV




EE425-M Página 11

III. Realización del LAYOUT del Circuito:

Para realizar el diseño me apoyo en el editor lógico DSCH2.

Esquema realizado con la herramienta DSCH 2




EE425-M Página 12

Se observa que los valores se ajustaron a los dados en el diseño, es decir:

1

10W

L;

2

1W

L

;3

15W

L

;4

2W

L

Luego con este diseño se genera un archivo Verilog el cual es llevado a Microwind para realizarsu compilación, luego generar el Layout y posteriormente realizar la simulación del circuito.

Archivo generado en VERILOG




EE425-M Página 13

Este es el archivo verilog generado en el entorno de DSCH2. Con esto se procede a obtener el

layout del esquema y posteriormente las simulaciones.Luego ejecuto el MICROWIND para

poder compilar el archivo Verilog:

Y finalmente se obtiene el LAYOUT del circuito:

Del grafico anterior se observan los 3 transistores NMOS, 1 transistor PMOS, la ENTRADA de

reloj y las 2 SALIDAS.




EE425-M Página 14

III. SIMULACION

Voltaje vs Tiempo:

Voltajes y Corrientes:




EE425-M Página 15

Vin(CLK) vs Vout 1(color ROJO)

Vin(CLK) vs Vout2(color VERDE)




EE425-M Página 16

Vista en 3D de LAYOUT

IV. OBSERVACIONES Y CONCLUSIONES

Las características de un circuito lógico depende íntimamente del diseño a nivel de

transistores por ello si se quiere realizar mejorar e innovaciones en un diseño es

necesario conocer los parámetros que rigen el comportamiento de los transistores. Es imprescindible saber entre que rangos se manejan los parámetros que se desean

modificar, ya que depende mucho del tipo de tecnología a emplear, como ejemplo de

ello es el hecho de que las longitudes de W y L están actualmente en el orden de los

nanómetros. Se pudo apreciar la similitud de las graficas obtenidas en la simulación con Microwind

y las gráficas teóricas.

Se pudo observar que el consumo de potencia en la simulación(0.144mW) es casi elmismo encontrado en el análisis teórico.

Se pudo apreciar lo valiosa que es la herramienta DSCH2 al trabajar en conjunto con

MICROWIND ya que desde ese punto de vista se puede diseñar circuitos mucho mas

sofisticados a nivel de ocmpuertas para posteriormente tener el archivo verilog y este

pueda ser procesado en MICROWIND para obtener el Layout.

Se pudo apreciar las salidas tanto del inversor CMOS como del inversor NMOS cuando

se aplica una señal de reloj de 1MHZ.

experiencia1 microelectronica

Documents