Laboratorio de sistemas digitales I - 2011 1

Compuertas y circuitos lógicos,

RESUMEN

Los circuitos de conmutación físicamente están hechos de interconexionesfísicas de compuertas lógicas que surge de una expresión algebraica desarrolladapara una tarea digital especifica. La salida de una compuerta se conectacon la entrada de otra compuerta. Idealmente no se considera interacción entrelas compuertas, esto es, la operación de una compuerta es independientede otra compuerta, sin embargo en la realidad las características de cada familiadefinen el comportamiento de las entradas y las salidas de las compuertas.La velocidad en la que opera un circuito lógico determina cuan rápidoel circuito puede completar una tarea. Las limitaciones en velocidad surgenprincipalmente de 2 fuentes:1. El retraso encontrado por una señal en transitar por una compuerta.2. El número de capas de un circuito, esto es, el número de compuertasque una señal encuentra desde el punto de entrada al circuito y hastala salida. A la secuencia de compuertas desde la entrada hasta la salidase le conoce como camino lógico.El retraso en una compuerta de la familia TTL depende básicamente delhecho de que los transistores que forman una compuerta requieren un tiempomayor a cero para cambiar su estado entre corte y saturación y viceversa.

PALABRAS CLAVES: Capas, Dip switches, estado lógico, compuerta, retardo, tiempo de transición.

ABSTRACT

Physically switching circuits are made of interconnectionsphysical logic gates that arises from an algebraic expression developedfor a specified digital task. The output of a gate is connectedwith the input of another gate. Ideally not considered interaction betweengates, that is, the operation of a gate is independentanother gate, but in reality the characteristics of each familydefine the behavior of the inputs and outputs of the gates.The operating speed of a logic circuit determines how fastthe circuit can complete a task. The speed limitations arisemainly from 2 sources:1. The delay encountered by a signal passing through a gate.2. The number of layers of a circuit, that is, the number of gatesa signal is from the point of entry to the circuit and tooutput. A sequence of gates from input to outputis called a logical path.The delay in a gate TTL family relies primarily onfact that the transistors forming a gate require timegreater than zero to change its status from cut saturation and vice versa.

KEYWORDS Layers Dip switches, logic state, gate, delay, time of transition.

DAVID HENAO GONZALES

COD. 1087989487

RUBEN D. VANEGAS BENITEZ

COD. 79895621

1.INTRODUCCIÓN

Laboratorio de sistemas digitales I - 2011

En el campo de la ingeniería electrónica, es de gran importancia conocer el funcionamiento de los circuitos digitales, ya que nos útiles para realizar muchas tareas importantes en la industria, o incluso en los distintos artefactos electrónicos que se utilizan en nuestra vida diaria. Por lo tanto se debe conocer muy bien el funcionamiento de los dispositivos mas sencillos para poder entender los de mayor complejidad. En los circuitos electrónicos los elementos básicos son las compuertas lógicas, las cuales me permiten hacer cualquier operación lógica, en este caso analizaremos las compuertas NOT, AND Y OR en sus distintas tecnologías de construcción, principalmente de la TTL y la CMOS, ya que se debe conocer muy bien las diferencias entre dichas técnicas de fabricación, e identificar las características más relevantes a la hora de construir circuitos de mayor complejidad, la conexión entre dichas familias y, tal vez lo más importante, identificar para que procesos puede ser más útil alguna de estos grupos de circuitos integrados

2. OBJETIVO

Familiarizar al estudiante con la interpretación de los manuales para circuitos integrados digitales.

Conocer el concepto de tiempo de retardo de propagación y número de capas.

Conocer y aplicar métodos seguimiento a un circuito lógico.

Conocer métodos básicos de entrada y salida de información binaria.

3. MARCO TEORICO:

Compuerta Lógica: Una puerta lógica, o compuerta lógica, es un dispositivo electrónico que es la expresión física de un operador .

Retardo: tiempo necesario para la salida de la puerta para alcanzar el 50% del valor final.

Tiempo de transición: el tiempo requerido para la salida de la puerta para llegar a 10% (0 lógico) o el 90% (1 lógico) del valor final.

Capas: el número de compuertas que una señal encuentra desde el punto de entrada al circuito y hasta la salida. A la secuencia de compuertas desde la entrada hasta la salida se le conoce como camino lógico

4. CONTENIDO:

4.1 MATERIALES UTILIZADOS:

1 7404 1 7432 2 7408 2 leds 5 resistencias de 330Ω

4.2 PROCEDIMIENTO:

1. Se implementó el siguiente circuito mediante el uso de 4 compuertas NOT, 5 compuertas AND y una compuerta OR quedando un circuito de 5 capas, las entradas se realizan mediante un DIP SWITCHS y la salida se visualiza conectando un LED a la salida de la compuerta OR mediante una resistencia para limitar la corriente de tal manera que no supere la máxima para el LED y la máxima Io de la compuerta OR:

Con el accionamiento de cada uno de los switches del Dip switches llevo cada una de las entrada a cero lógico, de lo contrario permanecen en uno, para este circuito lógico utilizamos tres entradas cuya combinación lineal nos da 8 posibles estados lógicos en la entrada del circuito, utilizando un switche para cada variable de entrada obtenemos la salida representada en la tabla de verdad a continuación:

A B C Z

2

Laboratorio de sistemas digitales I - 2011

0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 11 0 1 11 1 0 01 1 1 1

Durante el procedimiento se verifica con una punta lógica simple los estados lógicos en diferentes puntos de salida de las compuertas con el fin de confirmar el funcionamiento por etapas del circuito, y determinar las salidas esperadas, a continuación vemos los resultados obtenidos en las siguientes tablas de verdad según las salidas marcadas en el circuito.

Para el punto 1:

Se realiza la tabla de verdad quedando asi:

Para el punto 2:

A B C Z

0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1

Para el punto 3:

A B C Z

0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 11 0 1 11 1 0 01 1 1 0

2.A continuación se utilizó el osciloscopio para determinar los tiempos de retardo de propagación de la señal, seleccionamos la combinación de entradas en la cual la salida cambia cuando una sola de las variables de entrada cambia, en este caso seleccionamos A por la cual inyectamos una señal de forma cuadrada con una

frecuencia de 1 Khz y 5Vpp para la

combinación de entradas marcadas en la tabla y medimos en el osciloscopio la diferencia de tiempo entre la entrada y la salida del circuito:

A C Z0 0 10 1 01 0 01 1 0

3

Laboratorio de sistemas digitales I - 2011

Esta diferencia de tiempo determina el retardo de la propagación de la señal desde la entrada a la salida del circuito, se mide el tiempo cuando se produce un cambio de estado lógico en la entrada con respecto al cambio de estado lógico de la salida como podemos ver en el osciloscopio para los diferentes puntos de referencia:

Para el punto 4(salida del circuito lógico) que comprende la etapa con mas capas se observo en el osciloscopio:

Se obtuvo en la medida un ∆t= 26nS

Para el punto 2 formado por dos compuertas que constituyen dos capas se observó:

Se obtuvo un retardo de 14.8 nS

4

Laboratorio de sistemas digitales I - 2011

Para el punto 3 (dos capas):

Se obtuvo un retardo de 2 nS

Para el punto 1 (4 capas):

Se obtuvo un retardo de 21 nS.

3 .Se procede a implementar el siguiente circuito conformado por 3 capas de compuertas AND, NOT y OR se evalúa mediante un dip switches la salida de las combinaciones de la entrada y se realiza la tabla de verdad, se mide el tiempo de retardo de propagación de la señal inyectando una señal por la entrada C, cuyo cambio de estado lógico genera un cambio de estado lógico de la salida dejando las otras dos entradas en alto o 1 logico.

Se realiza tabla de la verdad de este circuito lógico:

A B C Z 0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 11 0 1 11 1 0 01 1 1 1

Se midió el tiempo de propagación de la entrada vs la salida en el osciloscopio:

Para este circuito lógico el tiempo de retardo fue de 8.4 nS.

5

Laboratorio de sistemas digitales I - 2011

Conclusiones:

1 El tiempo de retraso de una señal depende del número de compuertas de las que esta conformado el circuito lógico, a mayor numero de capas mayor va ser el tiempo de transición ya que los retardos se suman en cada capa.

2. Se pudo comprobar el funcionamiento individual de las compuertas por medio de la punta lógica sin afectar el circuito.

3. Se pudo determinar los retrasos presentados en la señal de salida en diferentes puntos del circuito los cuales son proporcionales a la cantidad de compuertas por los que pasa la señal.

4. Se verificó el funcionamiento de un circuito por medio de las tablas de verdad, en las cuales quedan identificadas las posibles combinaciones de entradas y su respectivo valor lógico de salida.

3. Bibliografía:

- www.wikipedia.com - Manual TTL, Texas instruments. - Manual CMOS, National. - www.alldatasheet.com Fundamentos de Sistemas digitales 7 edición.

Thomas L. Floyd.

6

Laboratorio de sistemas digitales I - 2011 7