electrónica de comunicaciones

Electrónica de Comunicaciones

ATE-UO EC 00

CONTENIDO RESUMIDO:

1- Introducción

2- Osciladores

3- Mezcladores.

4- Lazos enganchados en fase (PLL).

5- Amplificadores de pequeña señal para RF.

6- Filtros pasa-banda basados en resonadores piezoeléctricos.

7- Amplificadores de potencia para RF.

8- Demoduladores de amplitud (AM, DSB, SSB y ASK).

9- Demoduladores de ángulo (FM, FSK y PM).

10- Moduladores de amplitud (AM, DSB, SSB y ASK).

11- Moduladores de ángulo (PM, FM, FSK y PSK).

12- Tipos y estructuras de receptores de RF.

13- Tipos y estructuras de transmisores de RF.

14- Transceptores para radiocomunicaciones

4. Lazos enganchados por fase, Phase Locked

Loops (PLLs)

ATE-UO EC PLL01

Conceptos previos:• Función de transferencia de sistemas realimentados.

• Fases y frecuencias.

Salida-Entrada Planta

Red de realimentación

xe(s) xs(s)xer(s)

xr(s)

G(s)

H(s)



xe(s) xs(s)xer(s)

xr(s)

G(s)

H(s)

Función de transferencia en lazo cerrado

=xs(s)

xe(s)

G(s)

1 + G(s)·H(s)=

xs(s)

xe(s)

xs(s)

xe(s)

G(s)

1 + G(s)·H(s)

G(s)

1 + G(s)·H(s)

xe y xs pueden ser

magnitudes de distinto tipo

ATE-UO EC PLL02



xe(s) xs(s)xer(s)

xr(s)

G(s)

H(s)



xe(s) xs(s)xer(s)

xr(s)

G(s)

H(s)

=xs(s)

xe(s)

G(s)

1 + G(s)·H(s)=

xs(s)

xe(s)

xs(s)

xe(s)

G(s)

1 + G(s)·H(s)

G(s)

1 + G(s)·H(s)

Casos particulares con realimentación negativa 1 + G(s)·H(s) > 1

Alta ganancia de lazo

G(s)·H(s) >> 1

xs(s)/xe(s) = 1/H(s)

La red de realimentación determina la función de transferencia

Con H(s)=1 y G(s) >> 1

xs(s)/xe(s) = 1 xs(s) = xe(s)

¡Ojo!: xs(s) y xe(s) no tienen por qué ser tensiones o corrientes; podrían ser, por ejemplo fases.

- Planta

xe(s) xs(s)xer(s)

xr(s) = xs(s)

G(s)- Planta

xe(s) xs(s)xer(s)

xr(s) = xs(s)

G(s)

ATE-UO EC PLL03

Fases y frecuencias (I)

Señal de banda estrecha: v1(t) = a(t)·cos((t))

v1(t)

t

Con amplitud constante: v1(t) = A·cos((t)) v1(t)

t

(t) es la fase absoluta

ATE-UO EC PLL04

Fases y frecuencias (II)

(t) = ct + r(t)

v1(t) = A·cos((t))

v1(t)

t

t

(t)r(t1)

ct1

t1

• c es una frecuencia constante cualquiera

• r(t) es la fase relativa a la elección de c

t

(t)

t1

r(t1)

ct1

0t1

0(t1)

Ahora buscamos una c a la que r(t) esté acotada:

(t) = ct + r(t) =

= 0t + 0(t)Así obtenemos 0 y 0(t). 0 es la frecuencia media

ATE-UO EC PLL05

Fases y frecuencias (III)

Resumen:

(t) = ct + r(t) = 0t + 0(t)

(0 es la frecuencia media si 0(t) está acotada)

Frecuencia instantánea y frecuencia relativa:

d((t))/dt = (t) = c + d(r(t))/dt = c + r(t)

(t) es la frecuencia instantánea, c es una frecuencia cualquiera, y r(t) es la frecuencia relativa a c.

¡Ojo!: todas ellas son frecuencias angulares (en rad/s). Para pasar a frecuencias “en Hercios” hay que dividir por 2.

Otra forma de expresar la fase relativa:

r(t) = (0- c)·t + 0(t) = ·t + 0(t)

ATE-UO EC PLL06

Estructura básica de un PLL (I)

ve = Vesen(e) vosc = Voscsen(osc)

Detector de fases:entrega una tensión proporcional a la diferencia de fases

Oscilador controlado por tensión (VCO):la frecuencia de la señal de salida depende de una tensión de control

Filtro pasa-bajos:Necesario para filtrar la salida del detector de fases

V = k()

ve vosc

SalidaEntrada

ATE-UO EC PLL07

Estructura básica de un PLL (II)ve = Vesen(e) vosc = Voscsen(osc)

V = k()

ve vosc

SalidaEntrada

Muy importante: como lo que se comparan son las fases de las señales de salida y entrada y como la ganancia de la red de realimentación es 1, el sistema tenderá a anular la diferencia de fases entre estas señales. Los niveles de tensión de ambas no serán similares.

ve

vosc

En fase

ATE-UO EC PLL08

Diagrama de bloques de un PLL (I)

Vesen(e)Voscsen(osc)

V = k()V = k()V = k()

Estudiamos los PLLs aplicando la teoría de sistemas.

Detector de fases:

-VCOConv.

/V

Filtro pasa-bajos

eosc

osc

Hay que localizar un punto de equilibrio para linealizar el funcionamiento del sistema. La clave está en el VCO.

VCO controlado por una tensión vc que puede tomar valores positivos y negativos.

ATE-UO EC PLL09

Diagrama de bloques de un PLL (II)

Por tanto:osc = osc0 + 2·KV·vc

fosc = fosc0 + KV·vc (linealizando el

comportamiento del varicap)

C3L2

C1

+

-

vosc

G D

S

LCH

CS

C21

RG

R1+

-

vcC22

RC1

RC2

C3L2

C1

+

-

vosc

+

-

vosc

G D

S

LCH

CS

C21

RG

R1+

-

vc

+

-

vcC22

RC1

RC2

+

Ojo: en estecaso KV > 0

ATE-UO EC PLL10

Diagrama de bloques de un PLL (III)

Como:osc = osc0 + 2·KV·vc osc = osc0·t + 2·KV· vc·dtt

0Ahora referimos la fase absoluta osc a la frecuencia osc0: osc = osc0·t + osc(vc)

t

0Siendoosc(vc) = 2·KV· vc·dt la fase relativa

Hacemos lo mismo (referir a la frecuencia osc0) la fase absoluta e: e = osc0·t + e

-VCOConv.

/V

Filtro pasa-bajos-

VCOConv. /V

Filtro pasa-bajos

VCOVCOConv. /V

Filtro pasa-bajos

osce vc

Diagrama de bloques relativo a osc0

v

e- osc

ATE-UO EC PLL11

Diagrama de bloques de un PLL (IV)

t

0VCO:osc(vc) = 2·KV· vc·dt

Tomamos transformadas de Laplace y calculamos las funciones de transferencia:

-VCOConv.

/V

Filtro pasa-bajos-

VCOConv. /V

Filtro pasa-bajos

VCOVCOConv. /V

Filtro pasa-bajos

osce vcvEcuaciones:

Filtro pasa-bajos vc = F(v)

Convertidor /V: v = K·(e – osc) = K·(e – osc)

VCO:osc(s)/vc(s) = 2·KV/s

Filtro pasa-bajos vc(s)/v(s) = F(s)

Convertidor /V: v(s)/(s) = K

Restador de fases: (s) = e(s) – osc(s)

ATE-UO EC PLL12

Diagrama de bloques de un PLL (V)

-K F(s) 2·KV/s

(s) osc(s)vc(s)v(s)e(s)

Conv. /V Filtro pasa-bajos VCO

Funciones de transferencia (I)

2·KV·K·F(s)/sTo-e(s) = osc(s)/e(s) = =

1 + 2·KV·K·F(s)/s

2·KV·K·F(s)

s + 2·KV·K·F(s)

T-e(s) = (s)/e(s)= 1- To-e(s) = s

s + 2·KV·K·F(s)

To-(s) = osc(s)/(s) = 2·KV·K·F(s)/s

ATE-UO EC PLL13

Funciones de transferencia (II)

To-(s) = 2·KV·K·F(s)/s

-(s) osc(s)e(s)

To-(s)

To-e(s) =To-(s)

1 + To-(s)

-K F(s) 2·KV/s

VCO

-K F(s)F(s) 2·KV/s2·KV/s

VCO

osc(s)

vc(s)e(s) -

K·F(s)

2·KV/sVCO

-K·F(s)K·F(s)

2·KV/sVCO

vc(s)e(s)

K·F(s)Tvc-e(s) = vc(s)/e(s) = =

1 + 2·KV·K·F(s)/s

K·s·F(s)

s + 2·KV·K·F(s)

ATE-UO EC PLL14

Funciones de transferencia (III)

-(s) osc(s)e(s)

To-(s)

Condición para que osc(s) siga a un escalón de e(s) en régimen

permanente: que (s)se anule en régimen permanente

Escalón en e(s): e(s) = e1/s

Entonces: (s)= T-e(s)·e(s)= T-e(s)· e1/s

Teorema del Valor Final:

T-e(s) =

s

s + 2·KV·K·F(s)

(s) = e1

s + 2·KV·K·F(s)

lim (t) = lim s·(s) = e1·s

s + 2·KV·K·F(s)t s 0

ATE-UO EC PLL15

Funciones de transferencia (IV)

Es decir, F(s) no puede tener un cero en cero.

Por ejemplo: F(s)= 1/(1+ R·C·s) vale como filtro.

lim s·(s) = e1·s

s + 2·KV·K·F(s)s 0-(s) osc(s)e(s)

To-(s)-(s) osc(s)e(s)

To-(s)

Para que lim (t) 0 F(s) s ·F’(s)t

C

R

Entrada Salida

F(s)

ATE-UO EC PLL16

Funciones de transferencia (V)

To-e(s) = 2·KV·K·F(s)

s + 2·KV·K·F(s)

Ejemplo: Kv = 105 Hz/V R·C = 10-6/ s K = 1-100 V/rad

osc(s)e(s)

-To-(s)

To-e(s)C

R

Entrada Salida

F(s)

C

R

C

R

Entrada Salida

F(s)

To

-e(

j)

-60

-40

-20

0

20

103 104 105 106 107

f [Hz]

10

K = 100

K = 1

F(j)

Diagrama de Bode

ATE-UO EC PLL17

Funciones de transferencia (VI)

osc(s)e(s) PLLTo-e(s)

Aplicamos los conceptos de frecuencia

instantánea y frecuencia relativa a e y a osc :

d(e(t))/dt = e(t) = osc0 + e(t)

d(osc(t))/dt = osc(t) = osc0 + osc(t)

siendo:

e(t) = d(e(t))/dt

osc(t) = d(osc(t))/dt

PLLe

osc

Tomamos transformadas de Laplace:

e(s) = s·e(s)

osc(s) = s·osc(s)

Por tanto:

To-e(s) = osc(s)/e(s) = osc(s)/e(s)


ATE-UO EC PLL18

Respuesta temporal ante un escalón en e(t) (I)


PLLe(t) osc(t)

e

t t

osc

osc(s) = To-e(s)·e(s) = ·e1/s 2·KV·K·F(s)

s + 2·KV·K·F(s)

e

te1osc0

osc

tosc0

e(s) = e1/s

ATE-UO EC PLL19

Respuesta temporal ante un escalón en e(t) (II)


osc(s) = ·e1/s 2·KV·K·F(s)

s + 2·KV·K·F(s)

K = 100

0 2 4 6t [s]

e1

osc(t)

K = 1

K = 10

F(t)

Ejemplo anterior:

ATE-UO EC PLL20

Respuesta temporal ante un escalón en e(t) (III)

Resumen de la respuesta ante un escalón en la frecuencia de entrada:

• Con una simple red RC como filtro, la frecuencia de la señal de salida en régimen permanente es la misma que la de entrada.

• La rapidez en la respuesta y la sobreoscilación depende del

producto KV·K.

PLLe(t) osc(t)

e

te1osc0

osc

tosc0

¿Qué pasa con la fase de la señal de salida del oscilador ante un escalón en la frecuencia de entrada?

e

tPLL

e(t) osc(t)PLL

e(t) osc(t)

t

osc

?

ATE-UO EC PLL21

Respuesta temporal ante un escalón en e(t) (IV)

-(s) osc(s)e(s)


To-(s)

Aplicando el Teorema del Valor Final:

Como: e(s) = e1/s entonces: e(s) = e(s)/s = e1/s2

lim (t) = lim s·(s) = lim s·T-e(s)·e(s) t s 0 s 0

e1

s + 2·KV·K·F(s)lim (t) = lim =t s 0

e1

2·KV·K·F(0)

Luego si queremos que lim (t) = 0, entonces KV·K·F(0)

Es decir, hace falta un elemento con ganancia infinita en continua

(por ejemplo, en el filtro).

t

ATE-UO EC PLL22

Conceptos de Orden y de Tipo de un PLL

-(s) osc(s)e(s)

To-(s)

To-e(s) =To-(s)

1 + To-(s)

To-e(s) = osc(s)/e(s)

To-(s) = osc(s)/(s) =

= 2·KV·K·F(s)/s

Orden: Número de polos de To-e(s)

Tipo: Número de polos en s = 0 de To-(s)

ATE-UO EC PLL23

Ejemplo de la determinación del Orden y de Tipo de un PLL

Ejemplo:

Red RC como filtro: F(s)= 1/(1+ R·C·s)

To-e(s) = =2·KV·K·F(s)

s + 2·KV·K·F(s)

2·KV·K

R·C·s2 + s + 2·KV·K

Orden 2 (2 polos)

To-(s) = 2·KV·K·F(s)/s = 2·KV·K

s·(1+ R·C·s)

Tipo 1 (1 polo en s = 0)

Como siempre la función de transferencia del integrador tiene un polo en cero, el Tipo mínimo posible es 1.

ATE-UO EC PLL24

Relación entre el Orden y de Tipo de un PLL

La función To-(s) se puede escribir como:

To-(s) = PN(s)/PD(s) = PN(s)/(sn·P’D(s))

siendo PN(s) y PD(s) los polinomios del numerador

y del denominador y P’D(s) la parte del polinomio

del denominador sin ceros en cero. Por tanto:

-(s) osc(s)e(s)


To-(s)

To-e(s) = = =To-(s)

1 + To-(s)

PN(s)/(sn·P’D(s))

1 +PN(s)/(sn·P’D(s))

PN(s)

sn·P’D(s) + PN(s)

Luego el Orden (número de polos de To-e(s)) ha de ser mayor o

igual que Tipo (número de polos en s = 0 de To-(s), es decir, n.

ATE-UO EC PLL25

PLL de Orden 1 y de Tipo 1 (I)

Filtro: El filtro es un amplificador de ancho de banda infinito

(no es, por tanto, un filtro) F(s)= F1

Siendo: = 1/(2·KV·K·F1)

To-e(s) = =2·KV·K·F1

s + 2·KV·K·F1

1

·s +1Sistema de

primer orden

PLLe(t) osc(t)e

te1osc0

V = k()

ve voscF1V = k()V = k()

ve voscF1

Escalón en la frecuencia de entrada: e(s) = e1/s osc(s) = e1/(s·(·s +1))

ATE-UO EC PLL26

PLL de Orden 1 y de Tipo 1 (II)

Respuesta de la frecuencia relativa del oscilador ante un escalón

en la frecuencia de entrada: osc(s) = e1/(s·(·s +1)) osc(t) = e1(1-e-t/)

e1= 10s

= 1s

0 20 40 60t [s]

osc(t)

ATE-UO EC PLL27

PLL de Orden 1 y de Tipo 1 (III)

Diferencia de fases entre las señales de entrada y salida ante escalón en la frecuencia de entrada:

0 20 40 60t [s]

(t)

Como: e(s) = e1/s, entonces: e(s) = e1/s2

Como: T-e(s) = ·s/(·s + 1), entonces: (s)= T-e(s)·e(s)

(s)= ·e1/(s·(·s +1)) (t) = ·e1(1-e-t/)

2= 10s2·e1

1= 1s1·e1

ATE-UO EC PLL28

PLL de Orden 1 y de Tipo 1 (IV)Respuesta de la frecuencia relativa del oscilador ante un escalón en la fase de entrada:

0 5 7,5 10t [s]

osc(t)

2= 10se1/2

1= 1s

e1/1

PLLe(t) osc(t)

e

t

e(s) = e1/s e(s) = s·e(s) = e1 osc(s) = e1/(·s +1) osc(t) = (e1/)·e-t/

ATE-UO EC PLL29

PLL de Orden 1 y de Tipo 1 (V)

Diferencia de fases entre las señales de entrada y salida ante escalón en la fase de entrada:

Como: e(s) = e1/s y T-e(s) = ·s/(·s + 1), entonces:

(s)= T-e(s)·e(s) = ·e1/(·s +1) (t) = e1·e-t/

e1 = 10s

= 1s

0 20 40 60t [s]

(t)

ATE-UO EC PLL30

PLL de Orden 1 y de Tipo 1 (VI)

La diferencia de fases entre las señales de entrada y salida acaba anulándose y la frecuencia de ambas señales coincidiendo

e

t

ve =Vesen(e)PLL

vosc=Voscsen(osc)

Evolución de las señales ante un escalón en la fase de entrada:

ve

vosc

Escalón en la fase e1 = /2

ATE-UO EC PLL31

PLL de Orden 1 y de Tipo 1 (VII)

Es necesario que exista diferencia de fases en régimen permanente para que cambie la frecuencia de salida de tal forma que la frecuencia de ambas señales coincidan.

ve =Vesen(e)PLL

vosc=Voscsen(osc)

Evolución de las señales ante un escalón en la frecuencia de entrada:

Escalón en la frecuencia e1 = 0,25 osc0

e

te1osc0

vosc

ve

()

ATE-UO EC PLL32


Filtro F(s) usado:

F(s)= (1+s/Z)/(1+s/P)F(s)

Salida

C

R1

Entrada R2

F(s)= (1+ R2·C·s)/[1+ (R1 + R2)·C·s]

tiene un polo y un cero, siendo:

Z = 1/(R2·C) y p = 1/[(R1+R2)·C)]

To-(s) = 2·KV·K·F(s)/s = 2·KV·K·(1+R2·C·s)

s·[1+(R1+R2)·C·s]

Tipo 1 (1 polo en s = 0)

ATE-UO EC PLL33


To-(s) =2·KV·K·(1+R2·C·s)

s·[1+(R1+R2)·C·s] To-e(s) =

To-(s)

1 + To-(s)

To-e(s) =2·KV·K·(1+R2·C·s)

s·[1+(R1+R2)·C·s] + 2·KV·K·(1+R2·C·s)

To-e(s) =2·KV·K·(1+R2·C·s)

(R1+R2)·C·s2 + (1+ 2·KV·K·R2·C)·s + 2·KV·K

·s2 + ·s +1

To-e(s) =1+R2·C·s

2·KV·K2·KV·K

(R1+R2)·C 1+ 2·KV·K·R2·C

Orden 2 (2 polos)

ATE-UO EC PLL34


·s2 + ·s +1

To-e(s) =1 + R2·C·s

2·KV·K2·KV·K

(R1+R2)·C 1+ 2·KV·K·R2·C

s2/(p·K) + s·(1+K/Z)/K + 1To-e(s) =

1 + s/Z

Reagrupando términos:

siendo: Z = 1/(R2·C), p = 1/[(R1+R2)·C)] y K = 2·KV·K

Escalón en la frecuencia de entrada: e(s) = e1/s

s·(s2/(p·K) + s·(1+K/Z)/K + 1)osc(s) =

(1 + s/Z)·e1

ATE-UO EC PLL35

PLL de Orden 2 y de Tipo 1 (IV)

Ejemplo:

K = 105-107 Hz/rad p = 106 rad/s Z = 5·106 rad/s

K = 105

K = 106

K = 107

0 2 4 6t [s]

e1

osc(t) Z = 5·106 rad/sZ =

Salida

C

R1

Entrada R2Salida

C

R1

Entrada R2

Z

C SalidaEntrada

R1

C SalidaEntrada

R1

Z =

Con Z existe más posibilidad de optimizar la respuesta dinámica.

ATE-UO EC PLL36


Filtro F(s) usado:

F(s)= P·(1+s/Z)/s

F(s)= [1+ (R1 + R2)·C·s]/(R1·C·s)

tiene un polo en cero y un cero, siendo:

Z = 1/[(R1+R2)·C] y P = 1/(R1·C)

To-(s) = 2·KV·K·F(s)/s =2·KV·K·[1+(R1+R2)·C·s]

s2·R1·C

Tipo 2 (2 polos en s = 0)

+

- + VCC

- VCC

C

SalidaEntrada

R2

R1

+

- + VCC

- VCC

C

SalidaEntrada

R2

R1

ATE-UO EC PLL37


To-e(s) =To-(s)

1 + To-(s)

To-e(s) =2·KV·K·[1+(R1+R2)·C·s]

s2·R1·C + 2·KV·K·[1+(R1+R2)·C·s]

To-e(s) =2·KV·K·[1+(R1+R2)·C·s]

R1·C·s2 + 2·KV·K·(R1+ R2)·C·s + 2·KV·K

Orden 2 (2 polos)

2·KV·K·[1+(R1+R2)·C·s]To-(s) =

s2·R1·C

To-e(s) =1 + (R1+R2)·C·s

·s2 + (R1+ R2)·C·s + 12·KV·K

R1·C

ATE-UO EC PLL38


s2/(p·K) + s/Z + 1To-e(s) =

1 + s/ZReagrupando términos:

siendo: Z = 1/[(R1+R2)·C], P = 1/(R1·C) y K = 2·KV·K

To-e(s) =1 + (R1+R2)·C·s

·s2 + (R1+ R2)·C·s + 12·KV·K

R1·C

EL resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1

anterior. Luego se puede optimizar de igual forma la respuesta

dinámica. La ventaja es que al ser de Tipo 2 se anula la diferencia de

fases en régimen permanente ante un escalón de frecuencia.

s2/(p·K) + s·(1+K/Z)/K + 1To-e(s) =

1 + s/Z Resultadoanterior

ATE-UO EC PLL39

PLL de Orden 2 y de Tipo 2 (IV)

F(s)= - [1+ R2·C·s]/(R1·C·s)

F(s)= - P·[1+ s/Z]/s,

siendo:

Z = 1/(R2·C) y P = 1/(R1·C)

Otra forma de realizar un PLL de Orden 2 y Tipo 2:

Salida

Entrada

+

- + VCC

- VCC

CR2

R1

Salida

Entrada

+

- + VCC

- VCC

CR2

R1

+

- + VCC

- VCC

CR2

R1

s2/(-p·K) + s/Z + 1To-e(s) =

1 + s/Z

Procediendo como en el caso anterior:

Para que salga lo mismo que en el caso anterior, K tiene que ser

negativa. Como K = 2·KV·K o bien KV < 0 o K< 0. En

caso contrario, el PLL sería inestable, al menos que el detector de

fases cambie el signo de K en función de la diferencia de fases.

ATE-UO EC PLL40

Realización física de las partes de un PLL

Detectores analógicos Detector basado en un mezclador.

Vesen(e)Voscsen(osc)V = k()V = k()V = k()

Detector de fases VCO

Detectores de fases

Detector basado en “ puerta o exclusiva”.

Detector basado en “biestable RS

activado por flancos”.

Detector Fase-Frecuencia.

Detectores digitales

VCOs

Osciladores de onda senoidal.

Osciladores de onda cuadrada.

ATE-UO EC PLL41

Detector de fases basado en mezclador (I)

-Conv. /V

Detector de fases

Vesen(e)

Voscsen(osc)

vVesen(e)

Voscsen(osc)

v

v = Km·Vesen(e)·Voscsen(osc) = K·[cos(e - osc) - cos(e + osc)],

siendo K= Ve·Vosc·Km/2. Como: e = osc0·t + e y osc = osc0·t + osc

v = K·[cos(e - osc) - cos(e + osc + 2·osc0·t )]

El segundo término se elimina por filtrado y queda:

v = K·cos(e - osc) = K·sen(/2 + e - osc)

Se aproxima el seno por el ángulo para valores pequeños de éste:

v K·(/2 + e - osc)

ATE-UO EC PLL42

Detector de fases basado en mezclador (II)

v K·(/2 + e - osc) v K·(e – ’osc),

siendo ’osc= osc - /2.

Luego se comporta como se ha previsto, pero

estando ’osc retrasada 90º con relación al

comportamiento teórico, definido por osc.

¿En qué medida senx x?

y = x

y = senx

0º 30º 60º 90º0

1

x

0%

10%

20%

0º 20º 40º 60ºx

Error

Vesen(e)

Voscsen(osc)

vVesen(e)

Voscsen(osc)

v

Luego se comporta bastante linealmente si: e – ’osc < 60º, es

decir: 90º + e - osc < 60º

ATE-UO EC PLL43

Detector de fases basado en mezclador (III)

Vesen(e)

Voscsen(osc)

vVesen(e)

Voscsen(osc)

v

El límite sería: e – ’osc < 90º

Es decir: -90º < (e – ’osc) < 90º

Por tanto: -90º < (90º + e – osc) < 90º

Es decir: -180º < (e – osc) < 0º

e-’osc

-90º -60º -30º 0º 30º 60º 90º

-1

0

1

Error

-50%

0%

50%

-90º -30º 30º 90º0ºe-’osc

v =K·sen(e-’osc)

v =K·(e-’osc)

Ojo: en caso de que se superen estos límites, cambia el signo de K, lo que genera problemas de estabilidad en To-e(s). El lazo se desenganchará.

ATE-UO EC PLL44

Detector de fases basado en mezclador (IV)

Ventajas:

• Trabaja con señales analógicas, por lo que puede operar hasta

frecuencias muy altas (el límite depende de la tecnología del

mezclador).

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:

• El valor de la constante Kes K= Ve·Vosc·Km/2, es decir,

depende de la amplitud de las señales. A veces hay que

limitarlas para acotar el valor de K.

• La diferencia de fases máxima posible es de 180º. En este caso:

-180º < (e – osc) < 0º.

ATE-UO EC PLL45

Detector de fases basado en “puerta o exclusiva” (I)

-Conv. /V

Detector de fases

ve(e)

voscosc)

v

ve(e)

vosc(osc)

v

t

t

t

ve(e)

vosc(osc)

v

ATE-UO EC PLL46

Detector de fases basado en “puerta o exclusiva” (II)

t

t

t

ve(e)

v

vosc(osc)

t

t

t

ve(e)

vosc(osc)

v

vosc(osc)

t

t

ve(e)

v

t

v

180º0º 360º e– osc

v

vv

Ojo: no es simétrica respecto a 0º

ve(e)

vosc(osc)

v

ve(e)

vosc(osc)

v

v

180º0º 360ºe– osc

v max

ATE-UO EC PLL47

Detector de fases basado en “puerta o exclusiva” (III)

t

t

t

ve(e)

vosc(osc)

v = v

t

t

t

ve(e)

vosc(osc)

v = v

180º0º

e– oscv

0,5·v max

-0,5·v max

90º

v

0,5·vmax

v

0,5·vmax

vv

Es simétrica respecto a 90º

ATE-UO EC PLL48

Detector de fases basado en “puerta o exclusiva” (IV)

180º0º

e– oscv

0,5·v max

-0,5·v max

90º

El mismo evento que sucedía en e– osc ahora sucede /2 radianes

antes, es decir, sucede en e– osc - /2 = e– (osc + /2). Esto es

equivalente a que suceda en e– ’osc, siendo ’osc= osc + /2. Por

tanto, el desarrollo teórico seguido es válido para ’osc, estando ’osc

adelantada 90º con relación a la fase realmente existente, que es osc.

e– ’osc

v0,5·v max

-0,5·v max

0º 90º-90º

Ahora adelantamos la representación /2.

El límite sería: -90º < (e – ’osc) < 90º, es decir: 0º < (e – osc) < 180º

El valor de la constante Kes K= v max/

ATE-UO EC PLL49

Detector de fases basado en “puerta o exclusiva” (V)

Ventajas:

• El circuito digital es relativamente sencillo, por lo que puede

operar hasta frecuencias bastante altas.

• El valor de la constante Kes K= v max/, es decir, no

depende de la amplitud de las señales.

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:


0º < (e – osc) < 180º

ATE-UO EC PLL50

Detector de fases basado en “biestable RS activado por flanco” (I)

¿Cómo activar un biestable RS por flanco y no por nivel?

A

A’B

t

t

A

trA’

t

B

A

A’B

t

t

A

trA’

t

B

Un “1” en B sólo en el flanco de bajada de A.

Un “1” en B sólo en el flanco de subida de A.

ATE-UO EC PLL51

Detector de fases basado en “biestable RS activado por flanco” (II)

Q

BR

BSAS

AR

S

R

Q

t

t

AS

AR

t

Q

QS

R

QAS

AR

Biestable RS activado por flanco de bajada

ATE-UO EC PLL52

-Conv. /V

Detector de fases

ve(e)

vosc(osc)

v

v

ve(e)

vosc(osc)

vS

R

Q

t

t

t

vosc(osc)

ve(e)

Detector de fases basado en “biestable RS activado por flanco” (III)

180º0º 360º e– osc

v

ATE-UO EC PLL53

Detector de fases basado en “biestable RS activado por flanco” (IV)

t

t

t

v

ve(e)

vosc(osc)

v

t

t

t

v

ve(e)

vosc(osc)

v

t

t

t

v

ve(e)

vosc(osc)

v

Ojo: no es simétrica respecto a 0º

ve(e)

vosc(osc)

vS

R

Qve(e)

vosc(osc)

vS

R

Qve(e)

vosc(osc)

vS

R

QS

R

Q

ATE-UO EC PLL54

Detector de fases basado en “biestable RS activado por flanco” (V)

-180º0º

180º

e– ’osc

v0,5·v max

-0,5·v max

Modificamos el nivel de tensión y

retrasamos e – osc radianes.

180º0º 360º e– osc

v

v max

Ahora es ’osc= osc + . Por tanto, el desarrollo teórico seguido es

válido para ’osc, estando ’osc adelantada 180º con relación a la fase

realmente existente, que es osc.

El límite sería: -180º < (e – ’osc) < 180º, es decir: 0º < (e – osc) < 360º

El valor de la constante Kes K= v max/(2)

ve(e)

vosc(osc)

vS

R

Qve(e)

vosc(osc)

vS

R

Qve(e)

vosc(osc)

vS

R

QS

R

Q

ATE-UO EC PLL55

Ventajas:


0º < (e – osc) < 360º

• El valor de la constante Kes K= v max/(2), es decir, no

depende de la amplitud de las señales.

Inconvenientes:

• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

Detector de fases basado en “biestable RS activado por flanco” (VI)

ATE-UO EC PLL56

Detector Fase-Frecuencia (I)

Idea general: Conseguir tener el equivalente a dos detectores basados

en biestables activados por flancos: uno que funcione para

diferencias de fases relativas de entre 0º y 360º y otro entre –360º y 0º.

180º0º 360º e– osc

v

v max

180º0º 360º e– osc

v

v max

-180º

-360º

-v max

S

R

Q

S

R

Q

ve(e)

vosc(osc)

-

VU

v

VD

+

S

R

Q

S

R

Q

S

R

Q

S

R

Q

ve(e)ve(e)

vosc(osc)vosc(osc)

-

VU

v

VD

+

ATE-UO EC PLL57

Detector Fase-Frecuencia (II)

180º0º 360º e– osc

vv max

-180º-360º

-v max

-Conv. /V

Detector de fases

ve(e)

vosc(osc)

v

-Conv. /V

Detector de fases

ve(e)

vosc(osc)

v

ATE-UO EC PLL58

Detector Fase-Frecuencia (III)

180º0º 360º e– osc

v v max

-180º-360º

-v max

180º0º 360º e– osc

vv v max

-180º-360º

-v max

t

t

tvU

ve(e)

vosc(osc)

tvD

tv

ve(e)

t

t

vosc(osc)

tvU

v

t

tvD

ve(e)

t

t

vosc(osc)

tvU

v t

tvD

v v

v

S

R

Q

S

R

Q

ve(e)

vosc(osc)

-

VU

v

VD

+

S

R

Q

S

R

Q

S

R

Q

S

R

Q

ve(e)ve(e)

vosc(osc)vosc(osc)

-

VU

v

VD

+

ATE-UO EC PLL59

Detector Fase-Frecuencia (IV)

¿Cómo es uno de estos circuitos?

S

R

Q

S

R

Q

ve(e)

vosc(osc)

VU

VD

S

R

Q

S

R

Q

ve(e)

vosc(osc)

-

VU

v

VD

+

S

R

Q

S

R

Q

S

R

Q

S

R

Q

ve(e)ve(e)

vosc(osc)vosc(osc)

-

VU

v

VD

+

ATE-UO EC PLL60

Detector Fase-Frecuencia (V)

180º0º 360º

e– osc

vv max

-180º-360º 180º0º 360º

e– osc

vvv max

-180º-360º

Una transferencia como ésta es más deseable, ya que no se produce cambio de signo de K.

Circuito real usado en el PLL CD4046

S

R

Q

S

R

Q

ve(e)

vosc(osc)

-

VU

v

VD

+

S

R

Q

S

R

Q

S

R

Q

S

R

Q

ve(e)ve(e)

vosc(osc)vosc(osc)

-

VU

v

VD

+

ATE-UO EC PLL61

Detector Fase-Frecuencia (VI)

Ventajas:


-360º < (e – osc) < 360º

• El valor de la constante Kno depende de la amplitud de las

señales.

• Es el detector de fase con mejor enganche.

Inconvenientes:

• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL62

VCOs de forma de onda senoidal

Ejemplo real (obtenidos del ARRL Handbook 2001):

Disposición de los diodos varicap para compensar el efecto de condensador no lineal que presentan.

ATE-UO EC PLL63

VCOs de forma de onda cuadrada

Son multivibradores astables controlados por tensión

t

t

vosc

Vcomp

Vcond

Vramp

Frecuencia de oscilación:

f = ·(VCC-vc)/(RB·C·Vramp)

+ VCC

-

+Vcomp

+

-vosc

+

-

vc

RB

Vcond

+

-

C

+ VCC

-

+Vcomp

+

-vosc

+

-

vc

+

-

vc

RB

Vcond

+

-

Vcond

+

-

C

ATE-UO EC PLL64

Parámetros característicos de los PLLs (I)

• Margen de mantenimiento estático (hold-in range): Es la diferencia de frecuencias de entrada entre las que el lazo permanece enganchado en las siguientes condiciones: partimos del lazo enganchado y cambiamos la frecuencia de entrada muy lentamente.

• Margen de mantenimiento dinámico (pull-out range): Es la diferencia de frecuencias de entrada entre las que el lazo permanece enganchado en las siguientes condiciones: partimos del lazo enganchado y cambiamos la frecuencia de entrada bruscamente (es, por tanto, el valor del escalón de frecuencia de entrada que acabamos de dar).

• Margen de enganche lineal (lock-in range): Es la diferencia de frecuencias de entrada entre las que el lazo se engancha trabajando el detector de fases de forma lineal.

• Margen de enganche no lineal (pull-in range): Es la diferencia de frecuencias de entrada entre las que el lazo se engancha aunque el detector de fases llegue a trabajar de forma no lineal.

Parámetros característicos de los PLLs (II)

• Error de fase: Es la diferencia de fases de entrada y salida. Depende del tipo de detector de fases y del filtro usados y, a veces, de la frecuencia de oscilación.

ATE-UO EC PLL65

Margen de mantenimiento estático (hold-in)

Margen de enganche no lineal (pull-in)

Margen de mantenimiento dinámico (pull-out)

Margen de enganche lineal (lock-in)

fosc0

ATE-UO EC PLL66

Ejemplo de PLL en un circuito integrado: el LM 565 (I)

Esquema de bloques

ATE-UO EC PLL67

Ejemplo de PLL en un circuito integrado: el LM 565 (II)Esquema interno

Celda de Gilbert Amp. Op. VCO

ATE-UO EC PLL68

Sintetizadores de frecuencia con PLLs (I)

Idea básica

Detector de fasesVCOFiltro pasa-bajos

V = k()

ve vosc

Oscilador a Xtal

NDivisor de

frecuencias

ATE-UO EC PLL69

Sintetizadores de frecuencia con PLLs (II)

V = k()

vXtal, fXtal

N

vVCO, fVCO

vdiv, fVCO/N

tvXtal

t

vVCO

tvdiv

ATE-UO EC PLL70

Sintetizadores de frecuencia con PLLs (III)

t

vVCO

tvXtal

t

vdiv

Ejemplo: N = 20

Cuando el PLL está enganchado, fXtal = fvco/N fvco = fXtal·N

Luego podemos cambiar la frecuencia cambiando N.

V = k()

vXtal, fXtal

N

vVCO, fVCO

vdiv, fVCO/N

V = k()V = k()

vXtal, fXtal

N

vVCO, fVCO

vdiv, fVCO/N

ATE-UO EC PLL71

Sintetizadores de frecuencia con PLLs (IV)

V = k()

fXtalfVCO=NP·fXtal

N

P

Programación del contador

• La frecuencia de salida cambia a escalones f = fXtal.

• Problema: los contadores programables tienen frecuencias

máximas de uso no muy altas Solución: combinar contadores

fijos y programables.

Sintetizador con divisor programable

ATE-UO EC PLL72

Sintetizadores de frecuencia con PLLs (V)

• La frecuencia de salida es fvco = NF· NP·fXtal

• La frecuencia de salida cambia a escalones f = NF·fXtal.

• Problema: fXta acaba siendo demasiado pequeña filtro sea de

relativamente baja frecuencia cambios de frecuencia lentos.

Solución: sintetizadores de doble módulo

Programación del contador

V = k()

fXtal fVCO=NF·NP·fXtal

N

P

N

F

Sintetizador con divisores fijo y programable

ATE-UO EC PLL73

Sintetizadores de frecuencia con PLLs (VI)

Sintetizadores de doble módulo

V = k()

fXtal fVCO=N·fXtal

N

P

(P+1)/PReset(P+1)/P

AReset

NP

A

En este caso:

fVCO=N·fXtal,

siendo:

N = NP·P + A

NP max NP NP min

y Amax A 1

ATE-UO EC PLL74

Sintetizadores de frecuencia con PLLs (VII)

• Necesariamente tiene que

ser NP min Amax

• A partir de es momento, aún quedan (NP-A) pulsos a la salida del

bloque “(P+1)/P” para que se complete un ciclo de conteo, es decir,

P·(NP-A) pulsos del VCO. Por tanto, el número total de pulsos N para

completar un ciclo de conteo a la salida del bloque “N” es:

N = (P+1)·A + P·(NP-A) = NP·P + A

Estudio del sintetizador de

doble módulo (I)

• El bloque “(P+1)/P” divide inicialmente

por P+1 y sólo cambia a dividir por P

cuando el bloque “A” ha contado A

pulsos a la salida del bloque “(P+1)/P”,

es decir, (P+1)·A pulsos del VCO.

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

NP

A

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()V = k()

fXtal fVCO=N·fXtal

NPNP(P+1)/P

Reset(P+1)/P

AReset

AReset

NPNP

AA

Sintetizadores de frecuencia con PLLs (VIII)

• Por tanto: Amax = P. Si Amax > P, la misma frecuencia se puede

generar con dos combinaciones distintas de A y de NP. Si Amax < P,

quedan frecuencias sin generar. Por tanto, siempre Amax P.


doble módulo (II)

• Supongamos que queremos

que varíe la generación de

frecuencias a escalones siempre

constantes. Entonces tiene que

cumplirse:

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

NP

A

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()V = k()

fXtal fVCO=N·fXtal

NPNP(P+1)/P

Reset(P+1)/P

AReset

AReset

NPNP

AA

ATE-UO EC PLL75

(NP·P + Amax) +1 = (NP + 1)·P + 1

Aumentar en 1 el valor Amax = Poner el mínimo en A (=1) y aumentar NP en 1

ATE-UO EC PLL76

Sintetizadores de frecuencia con PLLs (IX)

• Como:

NP max NP NP min,

Amax A 1,

NP min Amax P y

N = NP·P + A, entonces:

Nmin = P2 + 1


doble módulo (III)V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

NP

A

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()

fXtal fVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()V = k()

fXtal fVCO=N·fXtal

NPNP(P+1)/P

Reset(P+1)/P

AReset

AReset

NPNP

AA

• Los escalones de frecuencia de salida son:

f = (NP·P + A)·fXtal - (NP·P + A - 1)·fXtal = fXtal

• Valores normalizados de P son: 5, 8, 15, 20, 32, 40 y 80.

ATE-UO EC PLL77

Ejemplos de sintetizadores de frecuencia con PLLs (I)

Sintetizador para transmisor de CB (Citizens Band) de

26,965 MHz hasta 27,405 MHz en saltos de 10 kHz (I)

1º- Con sintetizador con

divisor programable:V = k()

fXtal fVCO=NP·fXtal

NP

V = k()


NP

V = k()V = k()


NP

• Como necesitamos f = 10 kHz, supongamos que

elegimos fXtal = 10 kHz.

• Y como fVCO = NP·fXtal, entonces sería NP min = 2696,5 y NP

max = 2740,5. Pero esto no es válido porque los divisores

deben ser números enteros. Tenemos que multiplicar estos

valores por 2 (NP min = 5393 y NP max = 5481) y dividir fXtal

por 2 (fXtal = 5 kHz).

ATE-UO EC PLL78

Ejemplos de sintetizadores de frecuencia con PLLs (II)

Sintetizador para transmisor de CB de 26,965 MHz

hasta 27,405 MHz en saltos de 10 kHz (II)

5393 NP 5481

V = k()

26,965 MHz- 27,405 MHz

N

P

fXtal = 5 kHz

• Se generan frecuencias a saltos de 5 kHz (no es un problema).

• El divisor programable es una frecuencia bastante alta (aunque

posible)

ATE-UO EC PLL79

Ejemplos de sintetizadores de frecuencia con PLLs (III)

• Supongamos que queremos que la frecuencia en la entrada del

divisor programable sea menor que 5 MHz. Entonces elegimos NF =

8, de tal forma que la frecuencia máxima a la entrada del divisor

programable sea 27,405/8 = 3,425625 MHz < 5 MHz. Como realmente

necesitamos f = 5 kHz, entonces fXtal = f/NF = 625 Hz. Los

valores de NP serán NP= fVCO/(NF·fXtal), es decir: NP min = 5393 y NP

max = 5481 (lo mismo que en el caso anterior).

2º- Con sintetizador con

divisores fijo y programable:V = k()


NP NF

V = k()V = k()


NP NF


hasta 27,405 MHz en saltos de 10 kHz (III)

ATE-UO EC PLL80

Ejemplos de sintetizadores de frecuencia con PLLs (IV)

• El divisor programable es de frecuencia más baja (más asequible).

• La frecuencia del oscilador es bastante baja, por lo que también lo

es la de corte del filtro y, por lo tanto, el lazo es lento.

5393 NP 5481

26,965 MHz- 27,405 MHz

fXtal = 625 Hz

V = k()

N

P

NF=8


hasta 27,405 MHz en saltos de 10 kHz (IV)

ATE-UO EC PLL81

Ejemplos de sintetizadores de frecuencia con PLLs (V)

• Mantenemos en 5 MHz la máxima

frecuencia en la entrada del divisor

programable. Elegimos P = 8. Como

necesitamos f = 5 kHz, entonces

fXtal = 5 kHz. Elegimos Amax = P. Los

valores máximo y mínimo de N son

los mismos que los calculados antes

para NP:

Nmin = 5393 y Nmax = 5481

3º- Con sintetizador de doble módulo :


hasta 27,405 MHz en saltos de 10 kHz (V)

V = k()

fXtalfVCO=N·fXtal

NP(P+1)/P

Reset(P+1)/P

AReset

V = k()V = k()

fXtalfVCO=N·fXtal

NPNP(P+1)/P

Reset(P+1)/P

AReset

AReset

Por tanto: Nmin = 5393 = NP min·8 + 1 NP min = 674

ATE-UO EC PLL82

Ejemplos de sintetizadores de frecuencia con PLLs (VI)Sintetizador para transmisor de CB de 26,965 MHz

hasta 27,405 MHz en saltos de 10 kHz (VI)

Y también:

Nmax = 5481 = NP max·8 + A

Ahora hay que ver qué par de valores enteros de NP max y A

cumplen la ecuación anterior:

A 1 2 3 4 5 6 7 8

NP max 685 684,875 684,475 684,625 684,500 684,375 684,250 684,125

Luego: NP max = 685Resumen:

A 26,965 MHz NP = 674 y A = 1

A 27,405 MHz NP = 685 y A = 1

ATE-UO EC PLL83

Ejemplos de sintetizadores de frecuencia con PLLs (VII)


hasta 27,405 MHz en saltos de 10 kHz (VII)

V = k()

NP9/8

Reset(P+1)/P

AReset

V = k()V = k()

NPNP9/8

Reset(P+1)/P

AReset

AReset

674NP685

fXtal = 5 kHz

1A8

26,965 MHz NP=674 y A=1

27,405 MHz NP=685 y A=1

ATE-UO EC PLL84

Sintetizadores de frecuencia con PLLs y con mezclador (I)

Se cumple:

(fVCO - fXtal2)/NP = fXtal1 fVCO = fXtal1·NP + fXtal2

En caso de necesitar sintetizar frecuencias mayores que las de funcionamiento de los divisores de frecuencia

Detector de fasesVCOFiltro pasa-bajos

V = k()

NP

Divisor de frecuencias programable

Filtropasa-bajos

fXtal1 fVCO

fXtal2

ATE-UO EC PLL85

Sintetizadores de frecuencia con PLLs y con mezclador (II)

Se cumple:

(fVCO1 – fVCO2)/NP1 = fXtal1 y fVCO2/NP2 = fXtal2

fVCO1 = fXtal1·NP1 + fXtal2·NP2

VCO

V = k()

NP1

fXtal1 fVCO1

V = k()

fXtal2

fVCO2

NP2

VCO

ATE-UO EC PLL86

Otros sistemas de generación precisa de señales de alta frecuencia sin PLLs

fsal = fXtal + fVFO

VFO

fXtal

fVFO • Oscilador a cristal: de frecuencia

relativamente alta y precisa, pero constante.

• Oscilador de frecuencia variable (VFO): frecuencia menos precisa pero variable.

VFO

fXtal

fVFO

fsal

Con multiplicador de frecuencia (por 2)

fsal = 2·fXtal + fVFO

electrónica de comunicaciones

Documents