circuitos digitales ii jerarquía de memoria memoria cache (parte ii) semana no.14 semestre 2011-2...
TRANSCRIPT
![Page 1: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/1.jpg)
Circuitos Digitales IICircuitos Digitales II
Jerarquía de memoria
Memoria Cache (Parte II)
Semana No.14Semana No.14Semestre 2011-2Semestre 2011-2
Prof. Eugenio Duque PérezProf. Eugenio Duque Pé[email protected]
Prof. Gustavo Patiño (en comisión)Prof. Gustavo Patiño (en comisión)[email protected]
Departamento de Ingeniería ElectrónicaDepartamento de Ingeniería Electrónica
Facultad de IngenieríaFacultad de Ingeniería
![Page 2: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/2.jpg)
El contenido de esta clase se complementa con el capítulo 7 del
texto :Computer Organization
David A. Patterson, John L. Hennessy.
Tercera Edición
![Page 3: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/3.jpg)
3
![Page 4: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/4.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Recordando : Los cinco componentes de cualquier computador
Con: o registros para almacenar
variables, yo modos de direccionamiento para
accesar la memoria.
![Page 5: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/5.jpg)
Ejemplos reales de sistemas computacionales y sus jerarquías de memoria
![Page 6: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/6.jpg)
![Page 7: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/7.jpg)
![Page 8: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/8.jpg)
Pentium BoardPentium Board
![Page 9: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/9.jpg)
Asus Eee PCAsus Eee PC
![Page 10: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/10.jpg)
Asus Eee PC Asus Eee PC (…cont)(…cont)
![Page 11: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/11.jpg)
Asus Eee PC Asus Eee PC (…cont)(…cont)
![Page 12: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/12.jpg)
Ipods and IphonesIpods and Iphones
![Page 13: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/13.jpg)
ArquitecturaArquitectura
![Page 14: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/14.jpg)
![Page 15: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/15.jpg)
![Page 16: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/16.jpg)
![Page 17: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/17.jpg)
17
![Page 18: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/18.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Jerarquía de Memoria
Soportada en la diferencia de las tecnologías de memoria (SRAM,DRAM y Magnética) y en el principio de localidad (espacial, y temporal).
![Page 19: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/19.jpg)
![Page 20: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/20.jpg)
20
![Page 21: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/21.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
![Page 22: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/22.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Recordando la terminología utilizada en Cache
![Page 23: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/23.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Cache : Consideraciones y términos
23
![Page 24: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/24.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Cache : Consideraciones y términos (…cont)
Miss Penalty (Tiempo de penalización) : Tiempo necesario para recuperar una falta y
suministrar el bloque requerido a la CPU.
24
![Page 25: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/25.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Calculating Miss Penalties
Cache(k-wordblocks)
DRAM
1. Ask for data (send address to DRAM), 1 cycle typical 2. DRAM finds
and reads the data e.g. 5 cycles
3. DRAM delivers 1 word each cycle
What happens during a miss?
CPU
Address
![Page 26: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/26.jpg)
Fundamentos de Cache
Mapeamiento Directo y Desempeño
![Page 27: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/27.jpg)
27
![Page 28: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/28.jpg)
28
![Page 29: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/29.jpg)
29
![Page 30: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/30.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Accessing Cache (...cont)
=
20 32
DataTagV
31 30 29 ... 15 14 13 12 11 10 9 ... 3 2 1 0
Data
Hit
Slot #
Tag
012
10221023
Address
20 10
Total cache size:1024x (1 + 20 + 32) = 53 Kbits
![Page 31: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/31.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Como trabaja el controlador cache
31
![Page 32: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/32.jpg)
Tamaño de Bloques y Desempeño
32
![Page 33: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/33.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Exploiting Spatial Locality: Bigger Blocks To better exploit spatial locality caches fetch
several words after a miss
20 32
012
Data
DataTagV
20
64
012
Data
DataTagV
10221023
511
choose desired word
32
![Page 34: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/34.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Read address 28 (0011100): Block index 01, Word 11 within block, tag 0.
Example: 4-word BlocksIndex V Tag Word0 Word1 Word2 Word3
00 N
01 N
10 N
11 N
0 0 1 1 1 0 0Chooses byte within word
Chooses slot
Chooses word within block
Is stored in Tag field
![Page 35: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/35.jpg)
35
![Page 36: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/36.jpg)
36
![Page 37: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/37.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
![Page 38: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/38.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
![Page 39: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/39.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-239
![Page 40: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/40.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-240
![Page 41: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/41.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-241
![Page 42: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/42.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-242
![Page 43: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/43.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-243
![Page 44: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/44.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-244
![Page 45: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/45.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-245
![Page 46: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/46.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-246
![Page 47: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/47.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-247
![Page 48: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/48.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-248
![Page 49: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/49.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-249
![Page 50: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/50.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-250
![Page 51: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/51.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-251
![Page 52: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/52.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-252
![Page 53: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/53.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-253
![Page 54: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/54.jpg)
54
![Page 55: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/55.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Determining Cache Performance Factors
(total) cache size hit rate increases with size access time increases with size
block size hit rate increases with size up to some limit miss penalty increases with size (since time to load increase)
miss penalty also depends on organisation of lower levels
Cache performance is more significant for faster processors miss penalties become much more serious
![Page 56: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/56.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Calculating Miss Penalties
Cache(k-wordblocks)
DRAM
1. Ask for data (send address to DRAM), 1 cycle typical 2. DRAM finds
and reads the data e.g. 5 cycles
3. DRAM delivers 1 word each cycle
What happens during a miss?
CPU
Address
![Page 57: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/57.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Datos para ejemplo
57
![Page 58: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/58.jpg)
Más formas de Organización de la Cache
Asociatividad
![Page 59: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/59.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Organización de la Cache
![Page 60: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/60.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Organización de la Cache60
![Page 61: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/61.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Organización de la Cache (…cont)
61
![Page 62: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/62.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Campos de Dirección
![Page 63: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/63.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Recordando : Mapeo Directo
![Page 64: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/64.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Recordando : Mapeo Directo - Bloques de Varias Palabras
64
![Page 65: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/65.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Asociatividad por Conjuntos65
![Page 66: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/66.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Asociatividad por Conjuntos (…cont)
![Page 67: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/67.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Asociatividad67
![Page 68: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/68.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Ubicando un bloque en una cache Asociativa
![Page 69: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/69.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Cache Completamente Asociativa 69
![Page 70: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/70.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Efecto de la Asociatividad en la Tasa de Fallas (Miss Rate)
![Page 71: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/71.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Operación de lectura de memoria
71
![Page 72: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/72.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Problem 1: Caches Misses
On a read miss Stall the pipeline A special control unit loads the cache from DRAM The cycle that caused the miss is redone
If it was an instruction fetch ensure PC isn’t updated! On a write miss
Keep going No need to stall the pipeline… (see next slide)
![Page 73: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/73.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Problem 2: Cache Writes
When the processor writes a result to memory The result must go into the cache The result must go to main memory as well, eventually
The ‘write-through’ technique Every write to cache is copied to main memory
Should we wait for write to DRAM to complete? A ‘write-buffer’ helps
Overwrites must be avoided. The ‘write-back’ technique
Multiple writings in cache block require a writing in the memory lower level.
![Page 74: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/74.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Resolviendo las faltas de Cache
![Page 75: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/75.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Escritura mediante uso de Buffer
![Page 76: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/76.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Ventajas de: Write Through y Write back Write through (escritura directa)
La escritura directa es más fácil de implementar que la postescritura, con la ayuda del buffer.
Write back (postescritura) Las palabras individuales son escritas por el
procesador a la velocidad de la caché. Múltiples escrituras en un bloque, requieren solo una
escritura en el nivel más bajo de la jerarquía. El bloque de la caché se transfiere cuando va a ser
reemplazado.
![Page 77: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/77.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Ejemplo de Estructura Interna de Memoria
![Page 78: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/78.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Jerarquía de Memoria78
![Page 79: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/79.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Estrategias de Reemplazo de Bloques
![Page 80: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/80.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Ejemplo de Organización de la Cache en un procesador
![Page 81: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/81.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Cache de Instrucciones (Primer Nivel de Cache)
![Page 82: Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2011-2 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Gustavo](https://reader035.vdocumento.com/reader035/viewer/2022062623/5528bde3497959977d8fa658/html5/thumbnails/82.jpg)
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia
2011-2
Cache de Datos (Primer Nivel de Cache)