derf

Tema 3: Diseño de sistemas secuenciales síncronos

1. Latches y biestables. 2. Implementación canónica de sistemas secuenciales. 3. Minimización de estados 4. Codificación de estados. 5. Diseño de circuitos secuenciales con diferentes clases de biestables.

Gajski, tema 6.

1.1. Biestables:

definición

Biestable es todo elemento que tiene dos estados estables (0 y 1). Sirve para almacenar un bit de información.

La hipótesis de funcionamiento síncrono de los sistemas secuenciales supone que:El estado sólo cambia una vez por ciclo de reloj y el cambio es simultáneo en todos los biestables. Tras un cambio de estado las entradas de los biestables tienen tiempo de alcanzar un valor estable antes del siguiente cambio de estado.

Tipos de biestabl

es

Ampliación de Tecnología de Computadores

Según su comportamiento lógico:S-R D J-K T Según su comportamiento temporal:Latch Latch síncrono (sensible a nivel) Flip-flop disparado por flanco Flip-flop maestro-esclavo

Ecuaciones Caract

erísticas

R-S: D: J-K: T: Q+ = S + R Q Q+ = D Q+ = J Q + K Q Q+ = T Q + T Q S R Q+ 0 0 Q 0 1 0 1 0 1 1 1 proh. J K Q+ 0 0 Q 0 1 0 1 0 1

1 1 Q D Q+ 0 0 1 1 T Q+ 0 Q 1 Q

Deducidas

a part

ir de diagramas de K para Q(t+

1) = Q+ = ƒ(Entradas, Q)

1.2. Biestable asíncrono (latch)

Ampliación de Tecnología de Com

putadores

La salida cambia cuando cambian las entradas. Ejemplo 1: S-R (con entradas activas a nivel alto). Ejemplo 2: S-R (con entradas activas a nivel bajo).

S R Q+ 0 0 Q 0 1 0 1 0 1 1 1 proh. S R Q+ 0 0 proh. 0 1 1 1 0 0 1 1 Q

Q S R Q R S Q Q