Transistores de efecto de campo (FET)

Transistores de efecto de campo (FET)

INSTITUTO TECNOLOGICO DE APIZACO

METAL-MECNICA

INGENIERA ELECTROMECNICA

ELECTRNICA ANALGICATRANSISTOR DE EFECTO DE CAMPO (FET)

*ALEJANDRO MORALES GARCA.*PEDRO ARGENIS MONTERO DOMINGUEZ.*VICTOR SAID ORONZOR CARMONA.*HUGO GARCIA SALDAA.*ARGENIS EMMANUEL RODRIGUEZ MARIANO.*EDGAR URIEL MARTINEZ CARMONA. ING. GADIRO CANO LIMA1. Concepto y estructura del transistor de efecto de campo (FET).El transistor de efecto de campo (Field Effect Transistor, FET) es una clase de transistor muy utilizada en circuitos analgicos y digitales. En este dispositivo, construido con material semiconductor, donde el campo controla la corriente. Es decir, un campo controla el flujo de portadores a travs de un canal conductor y de ah le viene el trmino de efecto de campo. En el FET, la corriente es transportada fundamentalmente por un solo tipo de portador, el mayoritario, y como consecuencia de esto, el dispositivo es unipolar a diferencia del BJT analizado anteriormente que es bipolar. Los FET pueden plantearse comoresistenciascontroladas pordiferencia de potencial.

2. Tipos de FET (Canal N, Canal P, MOSFET)Atendiendo a su estructura fsica, los FETs se dividen en dos categoras: Dispositivos de puerta aislada y dispositivos de puerta de unin. Los primeros, denominados generalmente FETs metal-xido-semiconductor (MOSFET), pueden ser a su vez de deplexin (tambin empobrecimiento o vaciamiento) o de acumulacin (o enriquecimiento). En un MOSFET la conductividad del canal por el que circula la corriente se modula a travs de una tensin aplicada entre el metal y el semiconductor, el cual se encuentra separado del primero por un xido de espesor Xo. Los dispositivos de puerta de unin pueden ser FETs metal-semiconductor (MESFETs) o FETs de unin (JFETs). En estos ltimos, la modulacin de la conductividad del canal por el que circula la corriente se realiza a travs de la anchura de las zonas de carga de espacio de uniones pn inversamente polarizadas. Adems, la mayor parte de los FETs estn disponibles tanto en la forma de canal n como de canal p. Afortunadamente, existen grandes similitudes entre las ecuaciones y las curvas caractersticas de los diferentes FETs, lo que hace que la tarea de aprendizaje sea mucho ms sencilla de lo que en principio pudiera parecer.

TIPOS DE MOSFET

La estructura metal-xido-semiconductor constituye la base de toda una familia de dispositivos tan importante, por lo menos, como el grupo de dispositivos fundamentados en la unin pn. Constituye, adems, un elemento de gran utilidad para el estudio de las superficies del semiconductor. Es decir, a travs de la estructura metal-xido-semiconductor se pueden estudiar la fiabilidad y la estabilidad de los dispositivos electrnicos de estado slido. Es de sealar, que la denominacin MOS queda reservada para la tecnologa dominante de metal-SiO2-Si en la que la capa superior del silicio se oxida (creando el aislante SiO2) y, posteriormente, se crea la capa de metal conductor (Al). El conductor, en lugar de metal, puede ser de silicio policristalino muy dopado.El conductor, en lugar de metal, puede ser de silicio policristalino muy dopado. Para identificar estructuras de dispositivos similares compuestas por un aislante que no es el SiO2 o un semiconductor que no es el Si, se utiliza la designacin ms general de metal-aislante-semiconductor (MIS metal-insulator-semiconductor) y los transistores fundamentados en ella se denominan IGFET (Insulated Gate FET, FET de puerta aislada).

En la siguiente figura se muestra esquemticamente la seccin de una estructura MOS. En ella puede verse una capa de xido, de espesor Xo (de .01 m a 1.0 m de SiO2), separando el electrodo metlico del semiconductor. Este ltimo est conectado a un potencial de referencia fijo mediante el correspondiente contacto hmico situado en la cara opuesta al xido.

El electrodo metlico recibe el nombre de puerta o compuerta. La diferencia de potencial entre la puerta y el contacto hmico se denomina tensin de puerta y se representa por VG, siendo sta positiva cuando el metal est polarizado positivamente respecto al contacto hmico y negativa en caso contrario.

La estructura MOS ideal se supone que est constituida por: Un semiconductor cuyas propiedades en superficie y volumen son idnticas. Es decir, se supone que no existen centros de carga en la interfase xido-semiconductor. Un xido que es homogneo, constituyendo un aislante perfecto que no contiene ninguna carga elctrica. Un metal cuyos portadores, los electrones, son igualmente energticos que los portadores mayoritarios del sustrato.

Al ser el xido un aislante perfecto, no es posible que exista flujo de corriente continua entre el metal y el semiconductor con independencia de la tensin de puerta aplicada.

3. Principio de funcionamiento (efecto de campo) y caractersticas importantes.a. b. c. Ecuacin de Shockleyd. Recta de carga y curva de potenciaConsideremos la estructura MOS de la Figura 14.2 en la que el semiconductor sea de tipo p. En tal caso, son posibles tres situaciones en la superficie del semiconductor al polarizar dicha estructura con tensiones positivas o negativas (ver Figura 14.3): 1. Acumulacin o enriquecimiento GV < 0Los electrones libres del metal son empujados hacia la interfaz metal-xido provocando all una acumulacin de carga negativa. Paralelamente, los huecos, portadores mayoritarios del semiconductor, son atrados hacia la interfaz xido-semiconductor provocando all una acumulacin de carga positiva. 2. Vaciamiento o deplexin GV > 0Los electrones libres del metal son atrados por esta tensin positiva provocando la aparicin de una carga positiva en la interfaz metal-xido debida a los iones metlicos. Los huecos, portadores mayoritarios del semiconductor, son repelidos de la interfaz xido-semiconductor dando lugar a una zona de deplexin cargada negativamente. Esta carga negativa es debida, en un principio, a las impurezas aceptadoras ionizadas no compensadas, N-A. La anchura de dicha zona deplectada ser tanto mayor cuanto mayor sea la tensin de puerta. Ahora bien, existir un valor de VG para el cual los electrones, portadores minoritarios del semiconductor que se han ido acumulando en la interfaz xido-semiconductor como consecuencia de la VG > 0 aplicada, lleguen a igualar al nmero de impurezas del sustrato, NA. En este caso se dice que nos encontramos en INVERSIN. 3. Inversin Vg > VTLa tensin de puerta a la que tiene lugar este fenmeno se denomina tensin umbral o tensin de puesta en conduccin, V. Todo aumento posterior de la tensin de puerta por encima de V, se traduce en un aumento de la concentracin de electrones en dicha capa que se denomina capa de inversin (capa sumamente estrecha porque es debida a portadores mviles). Esto es, una vez formada la capa de inversin, la anchura de la zona despoblada ya no va a aumentar ms. En la Figura 14.3 puede observarse la estructura MOS en cada una de los estados anteriormente descritos:

Si la estructura MOS est construida a partir de un semiconductor tipo n, las diferentes situaciones explicadas tendrn lugar de forma anloga, con la tensin de puerta cambiada de signo.Constitucin y principios de funcionamiento de un MOSFET de acumulacin.En la Figura 14.4 puede observarse la estructura de un transistor MOSFET de canal n, llamado tambin transistor nMOS. Este dispositivo est constituido por una estructura MOS, en cuyos extremos se han difundido dos regiones fuertemente dopadas con impurezas donadoras, y que constituyen las regiones de fuente o surtidor (S) y drenaje o drenador (D). Si la estructura MOS se encuentra en inversin, se formar una capa de tipo n denominada canal que conecta internamente las regiones de fuente y drenador. La conductividad de este canal puede ser modulada variando la tensin de puerta. En un MOSFET, las regiones de fuente y drenador son totalmente simtricas. Su definicin o identificacin viene dada por el sentido en el que fluyen los portadores: La fuente S es el terminal a travs del cual los portadores mayoritarios (en nuestro caso, los electrones) entran al canal. El drenaje D o drenador es el terminal a travs del cual los portadores mayoritarios salen del canal. Generalmente, y si no se dice lo contrario, el sustrato y el surtidor estarn conectados.

Se analiza, a continuacin, el funcionamiento de un nMOS de acumulacin segn las diferentes tensiones aplicadas:

Si VGS < VT la estructura se encuentra bien en acumulacin (VGS < 0) o bien en deplexin (0 < VGS < VT). En cualquier caso, no existe un canal de electrones que conecte internamente la fuente S con el drenador D por lo que los terminales de surtidor y drenador es como si estuvieran en circuito abierto. Es decir, la corriente de drenador ID es igual a cero cualquiera que sea la tensin VDS aplicada. Se dice que el dispositivo est en CORTE.

Si VGS VT existe entonces un canal que en nuestro caso es de tipo n (capa de inversin) que conecta las regiones de surtidor y drenador entre las cuales puede circular una corriente al aplicar una tensin VDS. La conductancia del canal viene gobernada por la tensin VGS. A mayor tensin, mayor nmero de electrones se acumularn en el canal, y por lo tanto, mayor ser la conductividad del mismo. En esta situacin, veamos qu ocurre a medida que aumentamos VDS desde un valor igual a :

Si VDS = 0 ID = 0 (punto O de la Figura 14.8). El dispositivo se encuentra en CORTE.

A medida que aumenta VDS = 0, empezar a circular un flujo de electrones desde la fuente al drenador lo que dar lugar a una corriente en sentido contrario, es decir, ID > 0. Indudablemente, cuanto mayor sea VDS, mayor ser ID y ambas magnitudes estarn relacionadas a travs de la resistencia R que presente el canal (al ser una corriente de mayoritarios se trata de una corriente de arrastre por lo que se verifica la Ley de Ohm, VDS = RCANAL . ID). Nos encontramos en la REGIN HMICA o LINEAL (Figura 14.5 y punto A de la Figura 14.8).

Si VDS >> 0 empieza a tomar valores importantes, tambin lo har ID. En estas condiciones, existe una cada de tensin a lo largo del canal. Esto es, la zona prxima al drenador se encuentra a mayor tensin que la zona prxima a la fuente, por lo que la diferencia de potencial entre la puerta y el sustrato no es VGS, sino inferior. Esto provoca que el canal se contraiga en la zona prxima al drenador, ya que la cada de tensin est polarizando inversamente la unin formada por el canal y el sustrato. Es decir, la resistencia del canal est aumentando y por eso la corriente se modera. En consecuencia, las caractersticas de salida suavizan su pendiente. Nos encontramos en la REGIN GRADUAL (ver Figura 14.6).

Existe una tensin VDS para la cual, en los puntos prximos al drenador, el canal se habr contrado totalmente. Esta tensin se denomina tensin de drenador de saturacin, VDS,SAT y, en tal caso, se dice que el canal se ha estrangulado o pinchado. En este momento la pendiente de las curvas caractersticas se hace cero. El dispositivo se encuentra en el lmite de la zona de SATURACIN (ver Figura 14.7 y punto B de la Figura 14.8).

Cuantitativamente

Lo que implica la desaparicin del canal. Por lo tanto, definiremos:

Para VDS VDS,SAT la porcin estrangulada del canal avanza un poco hacia el surtidor (Figura 14.7). Al ser una regin de vaciamiento (de deplexin) absorbe toda la tensin superior a VD,SAT. Entonces:

Para dispositivos de canal largo (L