tema_01_codigos_binarios.pdf

ELECTRNICA DIGITALELECTRNICA DIGITALTEMA 1TEMA 1

CCdigos binariosdigos binarios

2Electrnica Digital: Cdigos binariosE.T.S. de Ingenieros de Telecomunicacin de VigoDepartamento de Tecnologa Electrnica

CDIGOS BINARIOSCDIGOS BINARIOSCDIGO BINARIO NATURALCDIGO BINARIO NATURAL

Sistema binario denumeracin

Sistema decimalde numeracin

0 0 0 0 0

0 0 0 1 1

0 0 1 0 2

0 0 1 1 3

0 1 0 0 4

0 1 0 1 5

0 1 1 0 6

0 1 1 1 7

1 0 0 0 8

1 0 0 1 9

1 0 1 0 10

1 0 1 1 11

1 1 0 0 12

1 1 0 1 13

1 1 1 0 14

1 1 1 1 15


CDIGOS BINARIOSCDIGO BCD NATURAL

00 0000000011 0001000122 0010001033 0011001144 0100010055 0101010166 0110011077 0111011188 1000100099 10011001


CDIGOS BINARIOS

Cdigos continuosSon cdigos en los que las combinaciones correspondientes a nmeros decimales consecutivos son adyacentes. Son combinaciones binarias adyacentes las que difieren solamente en un bit. Un cdigo continuo en el que la ltima combinacin es adyacente a la primera se denomina cclico.

- Cdigo reflejado o Gray.

- Codigo Johnson


CDIGOS BINARIOS CDIGO GRAY

2 bits 3 bits 4 bits

00 000 000001 001 000111 011 001110 010 0010

110 0110 111 0111 101 0101 100 0100

11001101

SISTEMA

MECNICO

a 0a 1a 2a 3

Detectores de luzEmisores de luz

0111

0101

1101

1111

1100 01000101

0111

0110

0010

1101 0011

1001 00010001 0000


CDIGOS BINARIOS CDIGOS BINARIOS CDIGO JOHNSONCDIGO JOHNSON

0 000001 000012 000113 001114 011115 111116 111107 111008 110009 10000

Cdigo utilizado en contaje


b5 b4

00 01 10 11

b3

b2

b1

b0

HEX 0 1 2 3

0 0 0 0 0 @ P SP 0

0 0 0 1 1 A Q ! 1

0 0 1 0 2 B R 2

0 0 1 1 3 C S # 3

0 1 0 0 4 D T $ 4

0 1 0 1 5 E U % 5

0 1 1 0 6 F V & 6

0 1 1 1 7 G W 7

1 0 0 0 8 H X ( 8

1 0 0 1 9 I Y ) 9

1 0 1 0 A ] Z * :

1 0 1 1 B K [ + ;

1 1 0 0 C L \ ,

1 1 1 1 F O / ?

SP = equivale a espacio en blanco (Space)

CDIGOS ALFANUMRICOS

Cdigo ASCIIde 6 bits.


b6 b5 b4

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

b3

b2

b1

b0

HEX 0 1 2 3 4 5 6 7

0 0 0 0 0 NUL DLE SP 0 @ P ` p

0 0 0 1 1 SOH DC1 ! 1 A Q a q

0 0 1 0 2 STX DC2 2 B R b r

0 0 1 1 3 ETX DC3 # 3 C S c s

0 1 0 0 4 EOT DC4 $ 4 D T d t

0 1 0 1 5 ENQ NAK % 5 E U e u

0 1 1 0 6 ACK SYN & 6 F V f v

0 1 1 1 7 BEL ETB 7 G W g w

1 0 0 0 8 BS CAN ( 8 H X h x

1 0 0 1 9 HT EM ) 9 I Y i y

1 0 1 0 A LF SUB * : J Z j z

1 0 1 1 B VT ESC + ; K [ k {

1 1 0 0 C FF FS , < L \ l

1 1 0 1 D CR GS - = M ] m }

1 1 1 0 E SO RS . > N ^ n ~

1 1 1 1 F SI US / ? O _ o DEL

TABLA 1.17 Cdigo ASCII de 7 bits.

CDIGOSALFANUMRICOS

CDIGO ASCIIDE 7 bits


Estados Cdigo uno entre n

E0 0 0 0 1

E1 0 0 1 0

E2 0 1 0 0

E3 1 0 0 0

Codificacin de los estados internos de un sistema digital mediante el cdigo uno entre n (One hot).

10

Electrnica Digital: Cdigos binariosE.T.S. de Ingenieros de Telecomunicacin de VigoDepartamento de Tecnologa Electrnica

CODIGOS DETECTORES DE ERRORES

Para establecer la condicin necesaria y suficiente para que un cdigo binario permita detectar errores hay que definir el concepto de distancia mnima de un cdigo.Distancia entre dos combinaciones binarias Nmero de bits de una de ellas que deben ser modificados para obtener la otra. Distancia mnima de un cdigoEs la menor de las distancias entre dos combinaciones binarias cualesquiera pertenecientes al mismo. El valor de la distancia mnima de los cdigos anteriores es la unidad y, por tanto, un error en uno solo de los bits de una combinacin binaria perteneciente a cualquiera de ellos, puede convertirla en otra perteneciente al mismo y hacer que el error no sea detectable. De todo lo dicho se deduce que, para que un cdigo pueda detectar errores su distancia mnima ha de ser superior a la unidad.

11



Las ventajas que presentan el cdigo binario natural y el BCD natural para realizar operaciones aritmticas hacen que en la prctica resulte ms adecuado generar a partir de ellos combinaciones binarias que faciliten la deteccin de errores. En este caso se aaden los bits adecuados a cada combinacin del cdigo correspondiente y se obtiene una combinacin que tiene informacin redundante (Redundant), es decir que no sera necesaria si no se quisiese detectar errores.Existen diversas maneras de generar combinaciones redundantes, que estn relacionadas con la forma en que se transmite la informacin que puede ser:En formato paralelo, que se caracteriza porque la informacin se representa mediante n seales diferentes. Se utiliza especialmente para transferir informacin a distancias pequeas como son las que existen en una placa de circuito impreso o en el interior de un circuito integrado. Se lleva a cabo a travs de n canales de comunicaciones.En formato serie, que se caracteriza porque la informacin esta constituida por una secuencia de niveles cero y uno de una nica seal . Se utiliza para transmitir informacin a distancias elevadas a travs de un nico canal de comunicaciones.

12



Formato paraleloSe caracteriza porque la informacin se representa mediante n seales diferentes Se utiliza especialmente para transferir informacin a distancias pequeas como son las que existen en una placa de circuito impreso o en el interior de un circuito integrado. Se lleva a cabo a travs de n canales de comunicaciones.

SISTEMA

DIGITAL

1 0 0

0 0 1

0 1 1

4 1 3

t

t

t

t 1 t 2 t 3

13


CODIGOS DETECTORES DE ERRORESCODIGOS DETECTORES DE ERRORES

Formato serieSe caracteriza porque la informacin esta constituida por una secuencia de niveles cero y uno de una nica seal . Se utiliza para transmitir informacin a distancias elevadas a travs de un nico canal de comunicaciones.

SISTEMA

DIGITAL1 0 0 0 0

t 1 t 2 t 3 t 4 t 5 t 6

1 0 1

t 7 t 8 t 9

1

4 1 3

t

14


DETECCIN DE ERRORESDETECCIN DE ERRORES

Los cdigos de distancia unidad, que se describen en los apartados anteriores, se caracterizan porque el nmero de unos de algunas de sus combinaciones binarias es par y el de otras es impar. Se obtiene un cdigo de paridad constante, aadiendo a las combinaciones de un cdigo de distancia unidad un bit llamado de paridad (Parity bit). Si el cdigo que se desea obtener es de paridad par (Even parity code), dicho bit debe ser tal que el nmero de unos de cada combinacin del nuevo cdigo sea par. Si, por el contrario, el cdigo resultante es de paridad impar (Oddparity code), el bit aadido a cada combinacin ha de ser tal que la resultante tenga un nmero impar de unos.

15


DETECCIN DE ERRORES

Cdigo BCD naturalcon bit de paridad impar

Sistema decimal de

numeracin b3 b2 b1 b0BPI

0 0 0 0 0 1

1 0 0 0 1 0

2 0 0 1 0 1

3 0 0 1 1 1

4 0 1 0 0 0

5 0 1 0 1 1

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 1

Cdigo decimal codificado en binario natural (BCD natural) con bit de

paridad impar.

16



La posibilidad de utilizar cdigos detectores de errores de paridad constante, obtenidos a partir de los cdigos de distancia mnima igual a la unidad como el binario natural o el BCD natural, constituye una de las caractersticas de los sistemas electrnicos digitales que los hacen idneos para la transmisin de informacin, no slo en paralelo sino tambin en serie.La deteccin de errores en los cdigos de paridad constante consiste en comprobar si el nmero de unos de cada combinacin es par (cdigos de paridad par) o impar (cdigos de paridad impar).

17



Deteccin de errores en la comunicacin en paralelomediante bits de paridad

Esquema de bloques bsico de un sistema de comunicacin digital Esquema de bloques bsico de un sistema de comunicacin digital en paralelo con capacidad de deteccin en paralelo con capacidad de deteccin de errores de un de errores de un bitbit..

RECEPTOR DE INFORMACINEMISOR DE INFORMACINb 0b 1

b 6

GENERADOR/DETECTOR

DE PARIDAD

GENERADOR/DETECTORDE PARIDAD

b 0b 1

b 6b 7

Bit de paridad

Bit deverificacinde paridad

Informacin en ASCII con paridad constante

Informacin enASCII de 7 bits

1

7

1

Informacin enASCII de 7 bits

18



Escritura y lectura de informacin, codificada en el cdigo ASCII de 7 bits (b0 a b6) y 1 bit adicional (b7) de paridad (redundante), en una memoria de entrada y salida en paralelo.

EMISOR/RECEPTOR

DE

INFORMACIN

ASCII de 7 bits + Bit de paridad

b 0b 1

b 7

UNIDAD DE

MEMORIA

Deteccin de errores en la comunicacin en paralelomediante bits de paridad

19



b 3b 4 b 0b 1b 5b 6 b 2

A

L

A

R

LRC

00 1001 0

10 0001 1

00 1001 0

01 0101 0

00 1011 0

Informacina transmitir

BPI(VRC)

1

0

1

0

1

1 1 0 0 0 0 11 0 1 0 1 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1

LRC R A AL

BPI BPI BPI BPI BPI

tFundamentos de la deteccin de errores en una comunicacin digital en serie mediante paridad constante vertical y longitudinal

Deteccin de errores en la comunicacin seriemediante bits de paridadVRC (acrnimo de Vertical Redundancy Check) LRC (acrnimo de Longitudinal Redundancy Check)

20


DETECCIN DE ERRORES

Deteccin de errores mediante bits de paridad en la transmisin de caracteres.VRC (acrnimo de Vertical Redundancy Check) LRC (acrnimo de Longitudinal Redundancy Check)

b 3b 4 b 0b 1b 5b 6 b 2

A

L

A

R

LRC

00 1001 0

10 0001 1

00 1001 0

01 0101 0

00 1011 0


BPI(VRC)

1

0

1

0

1

1 1 0 0 0 0 11 0 1 0 1 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1

LRC R A AL

BPI BPI BPI BPI BPI

t

21



RECEPTOR DECOMUNICACIONES

TRANSMISOR DECOMUNICACIONES

EMISOR DE

INFORMACIN

Informacin en ASCII + LRC

b 0b 1

b 6

GENERADOR/DETECTOR

DE PARIDAD

CONVERTIDOR

PARALELO

SERIE

b 0b 1

b 6b 7

Bit de paridad (VRC)

Paridadcorrecta(VRC)

Informacin en ASCII conparidad constante (LRC + VRC)

CONVERTIDOR

SERIE

PARALELO

GENERADOR/DETECTORDE PARIDAD

Canal decomunicacin

RECEPTOR DE

INFORMACIN

Informacin enASCII + LRC

Esquema de bloques bsico de un sistema de comunicacin digital en serie mediante

paridad constante vertical y longitudinal.

22


DETECCIN DE ERRORESDETECCIN DE ERRORESDeteccin de errores mediante suma en la transmisin de caracteres.

b 3b 4 b 0b 1b 5b 6 b 2

A

L

A

RSuma de verificacin

(Checksum)

00 1001 0

10 0001 1

00 1001 0

01 0101 0

11 0100 1


0 0 1 1 1 1 0 1 0 1 0 0 1 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 0 0 1

Suma de verificacin(Checksum)

R A AL

t

23



Esquema de bloques de un sistema de comunicacin digital en serie que detecta errores mediante suma.

RECEPTOR DECOMUNICACIONES

TRANSMISOR DE COMUNICACIONES

SUMADORBINARIO

CONVERTIDORPARALELO

SERIE

Canal de comunicacin

CONVERTIDORSERIE

PARALELO

EMISOR DE

INFORMACIN

n

1

n

RECEPTOR DE

INFORMACIN

1

GENERADOR DEINFORMACINREDUNDANTE

24


DETECCIN DE ERRORESDETECCIN DE ERRORESDeteccin de errores mediante redundancia cclicaDeteccin de errores mediante redundancia cclica

Se utiliza cuando no solo se transmiten caracteres.Se utiliza cuando no solo se transmiten caracteres. La deteccin de errores mediante redundancia cclica conocida coLa deteccin de errores mediante redundancia cclica conocida como mo

CRC CRC (acrnimo de (acrnimo de CyclicCyclic RedundancyRedundancy CheckCheck) se basa en la divisin ) se basa en la divisin binaria. A partir de la informacin til formada por un conjuntobinaria. A partir de la informacin til formada por un conjunto o o bloque de bloque de nn1 bits se obtiene una combinacin de 1 bits se obtiene una combinacin de nn2 bits que cumple la 2 bits que cumple la condicin de que el bloque formado por condicin de que el bloque formado por nn1 y 1 y nn2 es divisible por un 2 es divisible por un nmero determinado, es decir el resto de la divisin es cero. Ennmero determinado, es decir el resto de la divisin es cero. En la la recepcin, la informacin formada por recepcin, la informacin formada por nn1 y 1 y nn2 se divide por el citado 2 se divide por el citado nmero y se detecta la presencia de errores si el resto obtenidonmero y se detecta la presencia de errores si el resto obtenido es es distinto de cero.distinto de cero.

En la deteccin de errores mediante redundancia cclica, la geneEn la deteccin de errores mediante redundancia cclica, la generacin racin de la informacin redundante se realiza siempre en la prctica ede la informacin redundante se realiza siempre en la prctica en el n el transmisor de comunicaciones porque la divisin binaria se llevatransmisor de comunicaciones porque la divisin binaria se lleva a cabo a cabo en serie mediante un registro de desplazamiento adecuadamente en serie mediante un registro de desplazamiento adecuadamente realimentadorealimentado

25



RECEPTOR DE COMUNICACIONES

TRANSMISOR DE COMUNICACIONES

DIVISORBINARIOEN SERIE

CONVERTIDORPARALELO

SERIE

Canal de comunicacin

Seal deinformacin

correcta

CONVERTIDORSERIE

PARALELO

VERIFICADOR DEINFORMACINREDUNDANTE

EN SERIE

EMISOR DE

INFORMACIN

n

1

n

RECEPTOR DE

INFORMACIN

1

GENERADOR DEINFORMACINREDUNDANTE

ELECTRNICA DIGITALTEMA 1CDIGOS BINARIOS CDIGO BINARIO NATURALCDIGOS BINARIOS CDIGO BCD NATURALCDIGOS BINARIOS CDIGOS BINARIOS CDIGO GRAYCDIGOS BINARIOS CDIGO JOHNSONCODIGOS DETECTORES DE ERRORESCODIGOS DETECTORES DE ERRORESCODIGOS DETECTORES DE ERRORESCODIGOS DETECTORES DE ERRORESDETECCIN DE ERRORESDETECCIN DE ERRORESDETECCIN DE ERRORESCODIGOS DETECTORES DE ERRORESCODIGOS DETECTORES DE ERRORESDETECCIN DE ERRORESDETECCIN DE ERRORESDeteccin de errores mediante bits de paridad en la transmisin de caracteres.VRC (acrnimo de VertiDETECCIN DE ERRORES DETECCIN DE ERRORES Deteccin de errores mediante suma en la transmisin de caracteres. DETECCIN DE ERRORES Esquema de bloques de un sistema de comunicacin digital en serie que detecta errores mediante suma.DETECCIN DE ERRORESDETECCIN DE ERRORES

tema_01_codigos_binarios.pdf

Documents