tema 7 transistor bjt análisis dinámico

5/25/2018 Tema 7 Transistor BJT An lisis Din mico

1/36

REGIN CAPITAL

Dr. Federico Rivero Palacio

20/05/2014 Prof: Jhonny Garca 11

ELECTRNICA TRANSISTOR BJT:Anlisis dinmico

Recta de carga dinmica: Una vez fijado el punto de operacin y la recta de cargamediante la red de polarizacin, el BJT esta en condiciones de amplificar la seal

alterna aplicada a su entrada.

El estudio del transistor en regimen dinmico se har en la zona lineal del BJT, de modoque los niveles de la seal de entrada debe ser tal que no corte ni sature el transistor(pequea seal), adems el rango de frecuencias de esta seal es tal que loscondensadores se comportan como un cortocircuito para estas frecuencias.

BJT: red de polarizacin

Q: ICQ, VCEQ, IBQ

Recta de carga: IC =f(VCE)vs

Rs

Vi

Ii

Vo

Io

Zi Zo

RL


2/36

REGIN CAPITAL




Otro aspecto a considerar es la frecuencia de la seal de entrada, sabemos el efecto desta en todo unin PN,(tiempo de recuperacin inversa y capacitancia). Estos efectos

son despreciados si trabajamos en bajas frecuencias (menores a las decenas de MHz).

Bajo estas consideraciones la recta de carga en esttico difiere de la recta de carga endinmico: IC=f(VCE)= MVCE+ICsatdifiere de ic=f(vce)=mvce+ icsat

Para el anlisis es importamte conocer la recta de carga en dinmico ya que de sta

depende los niveles mximos de excursin de la seal de entrada, antes de caer en lazona de corte , saturacin o de mxima potencia.

Para la determinacin de la recta de carga en dinmico procedemos de la siguientemanera:

1.- En esttico: determinamos el Q y la recta de carga2.- En dinmico: reemplazamos las fuentes de voltaje dc y los condensadores porcortocircuitos, obtenemos de la malla de salida la pendiente m, obteniendo:

ic=mvce+ icsat


3/36

REGIN CAPITAL




3.- La i de saturacin en dinmico (icsat) la obtenemos evaluando en ic=mvce+ icsat el Qesttico ya que este punto es comn a las dos rectas, esttica y dinmica.

Rgimen estticoIC=f(VCE)= MVCE+ICsat

VCC

ICsat

Rgimen dinmicoic=f(vce)=mvce+ icsat

icsat

icsat/m VCE

IC

QICQ

VCEQ


4/36

REGIN CAPITAL



Recta de carga dinmica: La variacin de la recta de carga en rgimen dinmiodepender de la presencia de condensadores en la red de polarizacin, ya que para el

rango de frecuencias a emplear los condensadores son equivalentes a un cortocircuitopara la seal alterna, y como sabemos en esttico estos son un circuito abierto con unvoltaje constante igual al volatje de carga que xiste en sus extremos.

Puesto que la seal alterna en algn momento pasar por cero el Q en dinmico ser enese momento igual al Q en esttico, por lo que el cambio de pendiente de la recta decarga ocurrir rotando la recta sobre el punto de operacin en esttico. Es decir que el Qes un punto comn para las dos redes, esttica y dinmica. De modo que solorequerimos la la nueva pendiente de la recta en dinmico para determinar la recta.



5/36

REGIN CAPITAL




Parmetros: En el anlisis dinmico en pequea seal del BJT, este se comporta comoun amaplificador de potencia, es decir:

Po= AP Pisiendo APla amplificacin o ganancia de potencia:

AP=Po/Pi

Expresando las potencia en el mismo sistema de unidades AP resultra ser adimencional.


Q: ICQ, VCEQ, IBQ


Rs

Vi

Ii

Vo

Io

Zi Zo

RL


6/36

REGIN CAPITAL




Parmetros: Para efectos prcticos de operacin aritmtica esta amplificacin o ganacia

de potencia se expresa en decibel (dB) como:

AP(dB)=10 log(AP)=10 log(Po/Pi)=10 log(Po) - 10log(Pi)

Si las potencias estan en Wattios se define el dBWattio (dBW) como:

P(dBW)=10 log[P(W)]

o el dBmiliWatt (dBm) como

P(dBm) = 10 log[Po(mW)]

As la ganancia puede calcularse como:AP(dB)= Po(dBW) - Pi(dBW) = Po(dBm) - Pi(dBm)


7/36

REGIN CAPITAL




Parmetros: En trminos de los voltajes y de impedamcias de entrada y de salida laganancia puede escribirse como:

AP(dB)=20 log Vo20 log Vi+10log (Zi/Zo)


Q: ICQ, VCEQ, IBQ

Recta de carga: IC =f(VCE)vsRs Vi

Ii

Vo

Io

Zi Zo

RL

En trminos de los voltajes y de corrientes de entrada y de salida la ganancia puedeescribirse como:

AP= AvAi

AP(dB)=10 log (Vo/Vi)+10 log (Io/ Ii)


8/36

REGIN CAPITAL




Impedancia de entrada: Para el anlisis en pequea seal y bajas frecuencias losefectos inductivos y capacitivos del BJT son despreciables de modo que la impedancia

de entrada es resistiva pura, y puede variar desde las unidades de ohms hastamegahoms, segnla configuracin mepleada.

La magnitud de la impedacia de entrada del amplificador BJT determina la eficiencia dela tramsferemcia de potemcia de la fuente hacia el amplificador:

Vi= VsZi/(Rs+Zi)

Para mxima transferencia de potemcia la seal de la fuente debe aparecer sobre Ziyesto ocurre solo si Zi>> Rs o Rs=0

BJT: red de polarizacinQ: ICQ, VCEQ, IBQ


Rs Vi

Ii

Vo

Io

Zi Zo

RL


9/36

REGIN CAPITAL




Impedancia de salida: Por las mismas cosideraciones hechas para la impedacia deentrada la impedancia de salida es resistiva pura, y dependiendo de la configuracin

desde unos cuantos ohm hasta los Mehgahoms.

La corriente suministrada por el amplificador hacia la carga se comparte con laimpedamcia de salida. De modo que si deseamos la mxima transferecia de potenciahacia la carga la impedamcia de salida debe ser mucho mayor que la impedancia de lacraga

Par mxima transferenia de potencia del amplificador hacia la carga

Zo>> RL


Q: ICQ, VCEQ, IBQ


Rs Vi

Ii

Vo

Io

Zi Zo

RL


10/36

REGIN CAPITAL




Modelos del transistor: Existen dos modelos que se utilizan en el anlisis dinmico depequea seal del transistor BJT: el modelo rey el equivalente hbrido (h)

En todo modelo de anlisis dinmico, todas las fuentes de dc y los condensadores sepueden reemplazar por un corto circuito.

+VCC

C1R1

C2

RC

IE

vivo

RE

b

R2

IC

vsRs C3

Rgimen esttico

Circuitoequivalente

en ac

vs

RsR1

R2

RC

B

E

Cvo

viIi I0

Zi Z0

Circuito equivalente en rgimen dinmico

RLRL


11/36

REGIN CAPITAL



Prametros de importantes en el modelo:

Impedancia de entrada: Zi= Vi/Iies fundamental para la mxima transferencia depotencia

Impedancia de salida: Z0= V0/I0|Vs=0Circuito

equivalenteen ac

vs

RsR

1

R2

RC

B

E

Cvo

viIi I0

Zi Z0

RLCircuito equivalente en rgimen dinmico

Ganancia de voltaje:

Av= V0/ViGanancia de coriente:AI= I0/Ii


RL

d l


12/36

REGIN CAPITAL



Modelo equivalente hbrido: Para cualquier cuadripolo


CUADRIPOLO+

-

+

-

Ii

Vi

I0

V0

hi= h11=Vi/Ii|V0=0 Impedancia de entrada (imput) con la salida en corto

circuito

hr=h12=Vi/V0|Ii=0Relacin de transferencia de voltaje inversa (reverse) con la

entrada en circuito abierto

hf=h21=I0/Ii|V0=0Relacin de transferencia de corriente directa (forward) con

la salida en corto circuito

ho=h22=I0/V0|Ii=0 Admitancia de salida (output) con la entrada en circuito

abierto

Vi = h11 Ii+ h12 V0

I0 = h21 Ii+ h22 V0

D F d i Ri P l i


13/36

REGIN CAPITAL



Modelo equivalente hbrido: Para cualquier cuadripolo


CUADRIPOLO+

-

+

-

Ii

Vi

I0

V0

El modelo de circuito que cumple con el sistema de ecuaciones anterior es elsiguiente.

Vi = hi Ii+ hr V0

I0 = hf Ii+ ho V0

hfIi hohrVo

hi

Vi Vo

Ii I0El circuito de entrada es elequivalente Thevenin deentrada y a la salida esta

el equivalente Norton, deaqu el nombre de modelohbrido

D F d i Ri P l i


14/36

REGIN CAPITAL



ELECTRNICAModelo hbrido aproximado del BJT

Modelo aproximado:Por lo general hr=h12=Vi/V0|Ii=0 es muy pequeo por lo que la

fuente dependiente retroalimentada de entrada del modelo se reempalaza por un

cortocircuito.De la misma manera la admitancia de salida ho=h22=I0/V0|Ii=0

es muy pequea por loque se reemplaza por un circuito abierto:

hfIi hohiVi Vo

Ii

Model hbrido aproximado del BJT

D F d i Ri P l i


15/36

REGIN CAPITAL



ELECTRNICAModelo hbrido del BJT

Cada parmetro h tiene un subindice que distingue la configuracin empleada:

hie= Vb/Ib hib= Ve/Ib hic= Vb/Ib

hre= Vb/Vc hrb= Ve/Vc hrc= Vb/Ve

hfe= Ic/Ib hfb= Ic/Ie hfc= Ie/Ib

hoe= Ic/Vc hob= Ic/Vc hoc= Ie/Ve

Emisor C. Base C. Colector C.

Impedancia de entrada

Relacin de transferenciade voltaje inversa

Relacin de transferenciade corriente directa

Admitancia de salida

hfIin hohrVout

hiVin Vout

Iin

D F d i Ri P l i


16/36

REGIN CAPITAL



ELECTRNICAModelo hbrido del BJT EC y BC

Cada parmetro h tiene un subindice que distingue la configuracin empleada:

Ie

E

B IcIb C

hfeIb hoehreVce

hieVbe Vce

IbB

E

CIc

Ie

Emisor comn

hfbIe hohrbVcb

hibVeb Vcb

IeE

B

CIc

Ib

Base comn

Ib

E

B

CIe Ic

D F d i Ri P l i


17/36

REGIN CAPITAL



ELECTRNICAParmetros hbridos

oeierefe

ieib

hhhh

h

h +-+ )1)(1(oeierefe

fereoeie

rbhhhh

hhhh

h +-+

+-

)1)(1(

)1(

oeierefe

oeierefe

fbhhhh

hhhhh+-+

---

)1)(1()1(

oeierefe

oeob

hhhhhh

+-+

)1)(1(

ieic hh

oeoc hh

)1( fefc hh +-rerc hh -1

Dr Federico Rivero Palacio


18/36

REGIN CAPITAL



ELECTRNICAClculo de los parmetros h

A partir de las curvas caractersticas de entrada y de salida del BJT es posible calcularcada uno de los parmetros h, aplicando las siguientes relaciones:

hi= h11=Dvi/Dii|V0=cte hr=h12=Dvi/Dv0|Ii=cte

hf=h21=Di0/Dii|V0=cte ho=h22=Di0/Dv0|Ii=cte

Donde D se refiere a una pequea variacin de la cantidad alrededor del punto deoperacin estableLos parmetros hi y hrestan determinados a partir de las caractersticas de entrada y los

parmetros hfy hose obtienen desde la caracterstica de salidaLos pasos a seguir son:

1.- Calcular Q2.- Trazar sobre la caracterstica de entrada (o salida) una recta para fijar la

cantidad constante segn el parmetro a determinar3.- Trazar los cambios D de cada cantidad del denominador lo ms pequeoposible alrededor de Q4.- La interseccin del D anterior con la recta del paso 2 determinan el D delnumerador5.- Calcular h

Dr Federico Rivero PalacioC CA


19/36

REGIN CAPITAL




Para el caso de la configuracin en EC a partir de las caractersticas de salida tenemos:

hfe=Dic/Dib|VCE=cte = (3,2

1,5)mA /(20-10)mA = 170

hoe=Dic/Dvce|IB=cte=(2,52,3)mA/(8-5)V=67 mS

Dic.Q

VCE

IB1

IB2IBQ

Dvce

Dr Federico Rivero PalacioELECTRNICA


20/36

REGIN CAPITAL




Para el caso de la configuracin en EC a partir de las caractersticas de entrada:

hie=Dvbe/Dib|VCE

=cte1.- Se ubica el Q para IBQy la VCEQ2.- Se traza la tangente por el Q quecorresponde a VCE =cte3.- Se escoge un DiBque intersecten la

tangente anterior.4. Obteniendose el Dvbe

hre=Dvbe/Dvce|IB=cte1.- Se traza la rectaIBQ,=constante

2.- Se escoge el Dvce y elDvbe

vCE= 0 Vv

CE= 10 V

vCE= 20 V

0,6 0,7 0,8

20

1510

iB(mA)

vBE(V)

QDiB=10mA)

Dvbe=10mA)



21/36

REGIN CAPITAL



ELECTRNICAAnlisis dinmico

Conocido el modelo equivalente hbrido del BJT el anlisis dinmico en pequea sealpuede desarrollarse aplicando las ecuacines que rigen en los circuitos.

Este anlisis consiste en determinar los parmetros del cuadripolo:

Impedancia de entrada: Zi= Vi/Ii

Impedancia de salida: Z0= V0/I0

Ganancia de voltaje: Av= Vo/ViGanancia de coriente:Ai= Io/Ii



22/36

REGIN CAPITAL



ELECTRNICAAnlisis dinmico

Vi VohfIi hohrVo

hi

Ii

vsRs

Zi

RL

Z0

Io

Ganancia de corriente:Ai= Io/Ii=hf/(1+hoRL)

Ganancia de voltaje:Av=Vo/Vi =-hfRL/{hi+(hiho-hfhr)RL}

Impedancia de entrada:Zi= Vi/Ii=hi- hfhrRL/(1+hoRL)

Impedancia de salida(Vs=0):Zo=Vo/Io=1/{ho- hfhr/(hi+RS)}



23/36

REGIN CAPITAL



ELECTRNICAAnlisis dinmico modelo aproximado

VovsRs

Zi

RL

Z0

Io

Ganancia de coriente:Ai= Io/Ii=

Ganancia de voltaje:Av=Vo/Vi=

Impedancia de entrada:Zi= Vi/Ii=hi

Impedancia de salida:Zo=Vo/Io=

hfIin hohiVin

Iin

Determinar las expresiones de ganacia y de impedancia para cada una de lasplarizaciones



24/36

REGIN CAPITAL



ELECTRNICAAnlisis dinmico modelo aproximado

Comparing CE, CC, & CB Amplifiers

CE CC CB

Av High (-Rc/re) Low 1 High (Rc/re)

Ai(max) High (bac) High (bac) Low .1

Ap Very high(AvAi)

High Ai High .Av

Rin(max) Low (bacre) High (bacRe) Very low(re)

Rout High (Rc) Very low(Rs/bac)//Re)

High (Rc)



25/36

REGIN CAPITAL



ELECTRNICAAmplificador multietapas

Los amplificadores multietapasa consisten en una conexin en serie con la salida deuna etapa aplicada como entrada de la etapa siguiente

Se utilizan las conexiones multietapas con la finalidad de obtenerMayores ganacias: ya que la ganancia total es el producto de las gananciasindividuales de cada etapa

Mejores acoplamientos

Mejor respuesta de frecuencia

Av1 Ai1 Av2 Ai2 Avn Ain

Zi Zo1 Zi2 Zo2 Zin Zo

ViVo1 Vi2

Ii Io1 Ii2 IinIo2 Io

ZLVoVo2 VinvsRs

Dr. Federico Rivero PalacioELECTRNICA


26/36

REGIN CAPITAL



ELECTRNICAAmplificador multietapas

El estudio de amplificadores multietapas consiste en:

Anlisis esttico: calcular el Q y la recta de carga de cada etapa

Anlisis dinmico: calcular las ganacias e impedacias de cada etapa y del sistemacompleto

Av1 Ai1 Av2 Ai2 Avn Ain

Zi Zo1 Zi2 Zo2 Zin Zo

ViVo1 Vi2

Ii Io1 Ii2 IinIo2 Io

ZLVoVo2 VinvsRs



27/36

REGIN CAPITAL



ELECTRNICAAcoplamiento de amplificador multietapas

El acoplamiento consiste en la forma que la etapa previa de amplificacion se conecta ala etapa siguiente

Este acoplamiento puede ser: Directo, Capacitivo o Por transformador+VCC

C1R1

R2

R3

R4

C3

C2

Vin

R5

R6

R7

R8

C5

C4

VoutQ1 Q2

R1

R2

R3

R4

R5

R6

Vout

Q1Q2

+VCC

R5 C2

Q1

R6 C4

Q2

Vin C1 C3C5

R2

R1 R3

R4

+VCC

T1 T2T3

Vout



28/36

REGIN CAPITAL


ELECTRNICAAcoplamiento directo

El voltaje de colector de la primera etapa provee el voltaje de polarizacin de la basede la segunda etapa

Debido a la ausencia de reactancias capacitiva en la entrada de la segunda etapa laamplificacin en DC es posibleLos cambios en dc debido a la temperatura y de la seal proveniente de la etapaanterior provocan cambios en la polarizacin de la segunda etapa

R1

R2

R3

R4

Vin

R5

R6

Vout

Q1Q2

+VCC



29/36

REGIN CAPITAL


ELECTRNICAAcoplamiento por transformador

Utilizado en aplicaciones de alta frecuencia tales como en secciones de RF e IF pararadio transreceptores

No es til en bajas frecuencia debido a que las dimensiones fsicas del transformadorson exageradasUsualmente se emplea un condensador en paralelo con el primario del transformador

para obtener resonancia e incrementar la selectividad del circuito

R5 C2

Q1

R6 C4

Q2

Vin C1C3

C5R2

R1 R3

R4

+VCC

T1 T2 T3

Vout



30/36

REGIN CAPITAL


ELECTRNICAConexin darlington

El b globla es igual al producto del de cada transistor bD b1 b2La tensin base emisor es dada por el fabricante y esta entre 1,4 y 2 V

Este arreglo proporciona una alta impedancia de entrada y baja impedancia de salida

RE

IB

IE

+VCC

b1

b2

IC

bD

C C

E

BVi

V0

VBEVi V0

+VCC

RE

E

B



31/36

REGIN CAPITAL


ELECTRNICAPolarizacin de la conexin darlington

De la malla de entrada IBQ = (VCC - VBE )/(RB +bDRE);con IC=bDIB=IE

De la malla de salida VE =IERE

Determinar el punto de operacin para:

VCC=18 V RB=3,3 M RE=390 ohm,bD=8000, VBE=1,6 V.

RE

IB

IE

+VCC

RBIC

bDVBE

Vi

V0



32/36

REGIN CAPITAL


Vi V0I0

B

EIb

ELECTRNICAAnlisis dinmico de la conexin darlington

El circuito equivalente en regimen dinmico es el siguiente

RE

Ib

+VCC

bD

C

E

B

V0 C

ri

REbD Ib

I0



33/36

REGIN CAPITAL



Ganancia de corriente: Vi VI0

B

EIb

C

ri

REbD Ib

Impedancia de entrada:



34/36

REGIN CAPITAL



Ganancia de voltaje: Vi VI0

B

EIb

C

ri

REbD Ib

Impedancia de salida con Vi=0:



35/36

REGIN CAPITAL



Ejemplo

RE

Ib

+VCC

RB

bDVBEi

V0

V0I0

B

EIb

RB REbD Ib

ViIi ri

Ii



36/36

REGIN CAPITAL



Ganancia de corriente Ai= I0/Ii

Del nodo de salida: I0=(bD+1)Ib= bDIbRecorriendo la malla exterior y con laecuacin anterior se obtiene:

Ai= bDRB/(ri+bDRE+RB)

V0

I0

B

EIb

RB REbD Ib

Ii ri

Vi

Impedancia de entrada Zi= Vi/IiDel nodo de salida: I0=(bD+1)Ib= bDIbRecorriendo la malla exterior y con laecuacin anterior se obtiene:

Ai= bDRB/(ri+bDRE+RB)

tema 7 transistor bjt análisis dinámico

Documents