¿que es un ttl?

Se abordaran las principales Familias Lógicas como TTL, RTL, DTL y CMOS

Principios eléctricos y aplicaciones digitales

LEON RESENDIZ DIONICIO IVAN

3411

Ingeniería en Sistemas computacionales

Familias TTL, RTL, DTL, CMOS

Introducción............................................................................................................................. 5

1. Familias Lógicas................................................................................................................... 6

1.1 CARACTERÍSTICAS GENERALES...............................................................................................6

1.1.1 NIVELES LÓGICOS.........................................................................................................6

1.1.2 VELOCIDAD DE OPERACIÓN.............................................................................................7

1.1.3 FAN-OUT O ABANICO DE SALIDA.......................................................................................7

Figura 1.0 Curva de transferencia de un circuito lógico...............................................................7

2. Familia TTL (Lógica de Transistor - Transistor)..............................................................................8

2.1 Niveles Lógicos TTL.............................................................................................................8

Figura 2.0 Nivel lógico de entrada de un circuito TTL..................................................................8

2.2 Configuraciones de Salida en las Compuertas TTL.......................................................................8

2.2.2 Compuerta con Salida de Colector Abierto..........................................................................9

Figura 2.1 Compuerta NAND TTL de colector abierto..................................................................9

2.2.3 Compuerta con Salida de Tipo Totémico (Tótem Pole)............................................................9

Figura 2.2 Compuerta TTL de salida tipo totémico...................................................................10

2.2.4 Compuerta con Salida de Tres Estados (Triestado)...............................................................11

Figura 2.3 Compuertas de tres estados.................................................................................11

Tabla 2.0 Compuertas TTL de tres estados.............................................................................11

2.2.5 Compuerta de Tres Estados TTL......................................................................................12

Figura 2.4 Circuito Inversor de tres estados TTL......................................................................12

2.2.6 INVERSOR.................................................................................................................12

Tabla 2.1 Tabla descriptiva de los elementos del inversor..........................................................13

Figura 2.5 Circuito lógico de un inversor lógico TTL..................................................................13

2.3 LAS FAMILIAS TTL.............................................................................................................13

2.3.1 FAMILIA TTL ESTÁNDAR................................................................................................13

2.3.2 FAMILIA TTL-SCHOTTKY................................................................................................14

2.3.3 FAMILIA TTL-LS...........................................................................................................14

2.3.4 FAMILIA TTL-ALS.........................................................................................................14

2.3.5 FAMILIA TTL-AS..........................................................................................................15

2.3.6 FAMILIA FAST............................................................................................................15

3.4.7 FAMILIA ECL..............................................................................................................15

2.4 LAS SUBFAMILIAS TTL........................................................................................................16

1

2.4.1 La familia HTTL...........................................................................................................17

Figura 2.6 Familia TTL de alta velocidad en la que destaca su salida en Darlington...........................17

2.4.2 La familia LPTTL..........................................................................................................18

Figura 2.7 Debido la baja disipación para las puertas TTL es necesario diseñar la familia LPTTL............18

2.4.3 La familia STTL...........................................................................................................18

Figura 2.8 Los diodos Schottky dan paso a la familia TTL Schottky o STTL.......................................19

Figura 2.9 Los transistores Schottky (TS) predominan en las puertas STTL......................................19

2.4.4 La familia LPSTTL........................................................................................................20

Figura 2.10 Los circuitos integrados para puertas lógicas pueden diseñarse con tecnología Schottky....20

Figura 2.11 Las TTL Schottky con baja disipación llaman la atención por su entrada, en la cual se sustituye el transistor multiemisor...................................................................................................20

Figura 2.12 Las puertas ASTTL son una mejora de las LPTSTTL y, así, se logra rebajar el consumo de la potencia en un cincuenta porciento.....................................................................................21

2.4.5 LA FAMILIA LÓGICA ECL................................................................................................21

Figura 2.13 Circuito de un amplificador operacional y su característica de transferencia....................21

Figura 2.14 Circuito integrado de una compuerta AND/NAND con tecnología ECL............................22

Tabla 2.2 Características de un TTL......................................................................................22

Tabla 2.3 Caracterización de las distintas familias lógicas..........................................................23

Tabla 2.4 Caracterización de un chip....................................................................................23

2.5 SN74LS00....................................................................................................................... 24

Figura 2.15 SN47LS00 diagrama interno Figura 2.16 SN47LS00 diagrama externo...........24

Tabla 2.4 Rangos de operación SN74LS00.............................................................................24

Tabla 2.5 Características (TA = 25 °C) SN74LS00.......................................................................24

2.6 SN74LS74A..................................................................................................................... 25

Tabla 2.6 Características (TA = 25 °C, VCC = 5.0 V) SN74LS74A......................................................25

Tabla 2.6 Requerimientos (TA = 25 °C) SN74LS74A...................................................................25

2.7 SN74LS16A..................................................................................................................... 26

Tabla 2.6 Características (TA = 25 °C) SN74LS16A.....................................................................26

2.7 SN74LS163A.................................................................................................................... 26

Tabla 2.6 Características (TA = 25 °C, VCC = 5.0 V) SN74LS163A.....................................................26

3. Familia lógica RTL...............................................................................................................27

3.1 Historia.......................................................................................................................... 27

2

Figura 3.0 Puerta lógica NOR.............................................................................................27

3.1.1 Simplificación de un RTL...............................................................................................28

Figura 3.1 El esquema básico de una puerta NOR....................................................................28

Figura 3.2 Ecuación.........................................................................................................28

Figura 3.3 Circuito integrado de una puerta NOR modificada......................................................29

Figura 3.4 Circuito integrado de una puerta NOR modificada 2...................................................29

Figura 3.5 Circuito integrado de una puerta NOR modificada 3...................................................30

4. Familia lógica CMOS...........................................................................................................31

4.1 Historia.......................................................................................................................... 31

4.2 Puertas lógicas de la familia CMOS........................................................................................32

4.2.1 INVERSORES CMOS......................................................................................................32

Figura 4.0 Símbolos más comunes de los transistores PMOS y NMOS...........................................32

4.2.2 COMPUERTA NAND CMOS............................................................................................32

Figura 4.1 Esquema de la compuerta NAND CMOS..................................................................33

4.2.3 COMPUERTA NOR CMOS..............................................................................................33

Figura 4.1 Esquema de la compuerta NOR CMOS....................................................................33

4.3 Características de las series CMOS........................................................................................34

4.3.1 Series 4000/14000......................................................................................................34

4.3.2 Serie 74C..................................................................................................................34

4.3.3 Serie 74HC (CMOS de alta velocidad)...............................................................................34

4.3.4 Serie 74HCT...............................................................................................................35

4.4 Características comunes a todos los dispositivos CMOS..............................................................35

4.4.1 VOLTAJE DE ALIMENTACIÓN..........................................................................................35

4.4.2 NIVELES DE VOLTAJE....................................................................................................35

4.4.3 INMUNIDAD AL RUIDO.................................................................................................35

4.4.4 DISIPACIÓN DE POTENCIA.............................................................................................36

4.4.5 PD AUMENTA CON LA FRECUENCIA.................................................................................36

4.4.6 FACTOR DE CARGA......................................................................................................37

4.4.7 VELOCIDAD DE CONMUTACIÓN......................................................................................37

4.4.8 ENTRADAS CMOS........................................................................................................37

4.4.9 SUSCEPTIBILIDAD A LA CARGA ESTÁTICAS.........................................................................38

5. Familia lógica DTL..............................................................................................................38

3

5.1 Funcionalidad de las DTL....................................................................................................38

5.2 Modificación de la Puerta DTL.............................................................................................38

5.3 Características de las DTL...................................................................................................39

5.3.1 Velocidad de DTL........................................................................................................39

5.3.2 Inmunidad al ruido......................................................................................................39

5.4 Ventajas de las DTL...........................................................................................................39

5.5 Desventajas de las DTL.......................................................................................................39

Bibliografía......................................................................................................................... 40

4

Introducción

Todo programador se ha hecho alguna vez la pregunta ¿Qué tecnología digital será la más apropiada para este circuito? En una primera idea, es fácil elegir entre tecnología TTL o CMOS simplemente basándonos en el consumo que pretendamos que tenga el diseño de nuestro circuito; pero a partir de ahí es donde empiezan los problemas: actualmente existen fundamentalmente seis subfamilias TTL y cuatro CMOS, cada una de ellas con unas características diferentes que las hacen únicas para cada tipo de aplicación.

A la vista de esto podre llegar a la conclusión de que es indispensable para el programador conocer a fondo cada una de estas tecnologías, entendiendo por esto no sólo sus características funcionales sino también el porqué de las mismas. Así cómo a los fabricantes que al desarrollar nuevas tecnologías, han perseguido la reducción del parámetro que, como veremos, determina la calidad de la familia lógica; además, se han ido mejorando otras características más secundarias.

El desarrollo de este trabajo consta de las siguientes partes:

- Tecnologías TTL: breve descripción de las subfamilias fundamentales de esta tecnología: estándar, S, LS, ALS, AS y FAST.

- Tecnologías CMOS: breve descripción de las familias de fabricación CMOS: 4000, HE4000, HCMOS y ACL.- Tecnologías RTL: breve descripción del RTL y sus características. - Tecnologías DTL: breve descripción de DTL junto con sus principales funciones.

5

1. Familias Lógicas

Primero que nada ¿Que es una familia lógica? Una familia lógica desde el punto de vista de los circuitos integrados digitales es un grupo de compuertas lógicas construidas que utilizan una configuración de un circuito particular, con niveles lógicos compatibles. Muchas familias lógicas pueden producir un mismo tipo de circuito integrado con una o varias compuertas que pueden utilizarse como bloque básico para crear sistemas mas complejos.

Una Familia de lógica también puede hacer referencia a un conjunto de ellas mismas utilizadas para implementar los circuitos lógicos dentro de un circuito digital complejo como son los procesadores, las memorias, incluso hasta teléfonos celulares o cualquier aparato tecnológico avanzado que utilicemos y nos procese información.

Las tecnologías de fabricación de los circuitos integrados digitales determinan diferentes propiedades de operación como niveles de tensión, márgenes de ruido, potencia disipada, carga de entrada y salida, etc. Las familias lógicas son conjuntos de compuertas basadas en una tecnología de transistores determinada.

Las distintas compuertas lógicas exhiben diferentes comportamientos eléctricos ante los valores de entrada, condiciones ambientales existentes, y condiciones de salida. La fabricación de circuitos digitales está dirigida a disminuir el espacio de los circuitos, la velocidad de respuesta, envejecimiento de los componentes, tolerancias y la disminución de potencia consumida entre otros.

1.1 CARACTERÍSTICAS GENERALES

1.1.1 NIVELES LÓGICOS

Para que un Circuito Integrado TTL opere adecuadamente, el fabricante especifica que una entrada baja varíe de 0 a 0.8V y una salida alta varíe de 2 a 5V. La región que esta comprendida entre 0.8 y 2V se le denomina región prohibida o de incertidumbre y cualquier entrada en este rango daría resultados impredecibles.

Los rangos de salidas esperados varían normalmente entre 0 y 0.4V para una salida baja y de 2.4 a 5V para una salida alta. La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es proporcional al dispositivo inmunidad al ruido que se define como la insensibilidad del circuito digital a señales eléctricas no deseadas.

Para los Circuito Integral CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a 10V (dependiendo del tipo de Circuito Integral CMOS). Para las salidas los Circuitos Integrales toman valores muy cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia).

Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al ruido mucho mayor que la de los Circuito Integral TTL.

6

1.1.2 VELOCIDAD DE OPERACIÓN

Cuando se presenta un cambio de estado en la entrada de un dispositivo digital, debido a su circuito interno, este se demora un cierto tiempo antes de dar una respuesta a la salida. A este tiempo se le denomina retardo de propagación. Este retardo puede ser distinto en la transición de alto a bajo (H-L) y de bajo a alto (L-H).

La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagación) mientras que la familia CMOS es de baja velocidad, sin embargo la subfamilia de los Circuitos Integrados CMOS HC de alta velocidad reduce considerablemente los retardos de propagación.

1.1.3 FAN-OUT O ABANICO DE SALIDA

Al interconectar dos dispositivos TTL (un excitador que proporciona la señal de entrada a una carga) fluye una corriente convencional entre ellos.

Cuando hay una salida baja en el excitador, este absorbe la corriente de la carga y cuando hay una salida alta en el excitador, la suministra. En este caso la corriente de absorción es mucho mayor a la corriente de suministro.

Estas corrientes determinan el fan-out que se puede definir como la cantidad de entradas que se pueden conectar a una sola salida, que para los Circuitos Integrados TTL es de aproximadamente de 10. Los Circuitos Integrados CMOS poseen corrientes de absorción y de suministro muy similares y su fan-out es mucho más amplio que la de los Circuitos Integrados TTL.

Figura 1.0 Curva de transferencia de un circuito lógico

7

2. Familia TTL (Lógica de Transistor - Transistor)

Como mencionaba arriba una Familia Lógica es la tecnología que permite implementar las funciones tanto lógicas como matemáticas en el sistema binario.

Por lo cual se clasifican en dos: bipolares y MOS.

• Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL.

• Familias MOS: PMOS, NMOS, CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS (metal oxido-semiconductor complementario) son los mas utilizadas en la fabricación de los Circuitos Integrados SSI (baja escala de integración) y MSI (media escala de integración)

Esta fue la primera familia de éxito comercial, se utilizó entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias de polarización. La tensión nominal de alimentación de los circuitos TTL son 5 V dc.

2.1 Niveles Lógicos TTL

En los circuitos TTL, VIL es la tensión de entrada válida para el rango 0 a 0.8 V que representa un nivel lógico 0 (BAJO). El rango de tensión VIH representa la tensiones válidas de un 1 lógico entre 2 y 5 V. El rango de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto estos valores no son permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura.

Figura 2.0 Nivel lógico de entrada de un circuito TTL

2.2 Configuraciones de Salida en las Compuertas TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida:

1. Salida de Colector Abierto.2. Salida de Poste Totémico.3. Salida de Tres Estados.

8

2.2.2 Compuerta con Salida de Colector Abierto

La compuerta básica TTL fue una modificación DTL. La figura de la compuerta citada se muestra en la figura.

Figura 2.1 Compuerta NAND TTL de colector abierto

La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto, cuando el transistor Q3 está en corte.

Si cualquiera de los niveles lógicos de entrada es cero, la juntura base-emisor en Q1 se polariza directamente. Por consiguiente, la tensión en la base Q1 es igual a:

0.2 V (Tensión de entrada) + 0.7 (VbeQ1) = VbQ1 = 0.9 V

El transistor Q3 comienza a conducir cuando la suma de las caídas de tensión de VbcQ1, VbeQ2 y VbeQ3 sea superior a 1.8 V. Como la tensión en VbQ1 es 0.9.V, el transistor Q3 queda en estado de corte. Por lo tanto, sí se conecta una resistencia al colector, la tensión de salida será un 1 lógico.

Si todos los niveles lógicos de entrada son 1, los transistores Q2 y Q3 se saturan debido a que la tensión en la base de Q1 es superior a la suma de las caídas de tensión VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida es igual a cero lógico (0).

2.2.3 Compuerta con Salida de Tipo Totémico (Tótem Pole)

Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta impedancia se compone de una resistencia más una capacitancia.

La capacitancia se carga exponencialmente de bajo a alto según la constante de tiempo RC, cuando el transistor de salida pasa de bajo a alto. La diferencia entre una compuerta de colector abierto y una de tipo totémico radica en el transistor Q4 y el diodo D1.

9

Figura 2.2 Compuerta TTL de salida tipo totémico

La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta de colector abierto. La ecuación siguiente expresa el valor de la tensión en el colector de Q2:

0.7 (VbeQ3) + 0.2 V (VceQ2) = VcQ2 = 0.9 V

Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:

0.6 V (VbeQ4) + 0.6 V (VD1) < 0.11 V (VcQ2 ó VbQ4)

Ya que VcQ2 = VbQ4. Por lo tanto Q4 está en corte. El diodo se coloca para provocar una caída en el lazo y asegurar el corte de Q4 con Q3 saturado.

En una transición de estado lógico 1 en la salida por causa de cambio en la entrada a 0, los transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante de tiempo baja debido a que el voltaje en el condensador no puede cambiar instantáneamente. En el momento que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base a través de la resistencia de 1.6 KW.

El transistor Q4 se satura momentáneamente por la corriente exigida por el condensador, incrementándose el voltaje de acuerdo a una constante de tiempo RC. El proceso anterior es rápido por la baja resistencia equivalente entre 130 KW, la resistencia de saturación del transistor y la resistencia del diodo. Por consiguiente, la transición de un valor lógico bajo a uno alto es más rápida.

En la medida de acumulación de carga a la salida, el voltaje de salida la corriente por el transistor Q4 disminuye, por lo que éste pasa a la región activa. Entonces, el voltaje de salida es:

F = 5 - 0.6 V (VbeQ4) - 0.6 V (VD1) = 3.6 V

10

2.2.4 Compuerta con Salida de Tres Estados (Triestado)

Las compuertas de tres estados por su construcción se clasifican en TTL y CMOS.

La compuerta de tres estados se presenta en las compuertas de tipo totémico que permiten la conexión alambrada de las salidas para formar un bus común.

Las compuertas de tres estados tienen los siguientes estados de salida:

1. Un estado de bajo nivel (0).

2. Un estado de alto nivel (1).

3. un estado de alta impedancia o estado flotante (Z).

En la figura se muestran los símbolos de las compuertas.

Figura 2.3 Compuertas de tres estados

La compuerta de tres estados funciona normalmente con la entrada B1 en alto. La compuerta inversora de tres estados se activa en su funcionamiento con la entrada B2 en bajo. Cuando la entrada C es baja, la salida es un circuito abierto con una impedancia alta, independiente del valor lógico en la entrada A1. En el estado Z no existe posibilidad de circulación de corriente en ningún sentido.

En la tabla 1.0 se indican los valores de salida para estas dos compuertas.

A1 B1 C1 A2 B2 C2

0 0 Z 0 0 0

1 0 Z 1 0 1

0 1 0 0 1 Z

1 1 1 1 1 Z

Tabla 2.0 Compuertas TTL de tres estados

2.2.5 Compuerta de Tres Estados TTL

11

El circuito en estado Z se basa en bloquear los dos transistores de la salida Tótem- Pole a la vez cuando se active la entrada de control. La figura muestra el inversor TTL 3-State. La entrada B2 en alto, hace que el transistor T5 se corte; por lo tanto la corriente base colector de T5 satura los transistores T6 y T7. El diodo D6 conduce y esto produce que los transistores de salida del circuito se corten, debido al potencial bajo en el emisor de T1 y el colector de T2. La conducción de T1, bloquea a T2 y T4 no recibe corriente en la base, por lo que entra a estado de corte. De otro lado, el colector del transistor T2 queda a un potencial muy próximo a masa, llevando a T3 a corte.

Figura 2.4 Circuito Inversor de tres estados TTL

2.2.6 INVERSOR

La descripción de los elementos del inversor lógico de la figura se muestra en la tabla. Cuando la entrada E es alta (1), la unión base-emisor de Q1 se polariza inversamente y la unión base colector se polariza directamente. La circulación de corriente por esta juntura provoca la saturación del transistor Q2. El transistor Q2 excita a Q3, acercándose el potencial de colector de éste a tierra. La tensión de colector de Q3, bloquea el transistor Q4.

Cuando la entrada está en nivel bajo (0), la unión base-emisor de Q1 se polariza directamente y la unión base colector se polariza inversamente.

La circulación de corriente por esta juntura tiene el sentido hacia tierra. Q2 entra en estado de corte por la ausencia de circulación de corriente en su base. Por lo tanto, el colector del transistor Q2 está en nivel alto y hace entrar en conducción a Q4. La saturación de Q4 permite un nivel lógico 1 en la salida. El potencial de tierra en el emisor de Q2 impide la conducción de Q3.

DISPOSITIVO DESCRIPCION

12

Q1 Transistor de acoplamiento

D1 Diodo de fijación de nivel de entrada

Q2 Transistor divisor de fase

Q3 Y Q4 Transistores Tótem Pole

Tabla 2.1 Tabla descriptiva de los elementos del inversor

Figura 2.5 Circuito lógico de un inversor lógico TTL

2.3 LAS FAMILIAS TTL

2.3.1 FAMILIA TTL ESTÁNDAR

La familia lógica TTL-Estándar (TTL = transistor-transistor lógico o lógica transistor-transistor) es una familia "saturante" de TTL caracterizada fundamentalmente por su rapidez. Es saturante porque la mayor parte de los transistores que la forman trabajan en corte-saturación. Estos transistores conducen tan pronto como la corriente de base sea suficiente para hacer que la intensidad de colector sea la de saturación.

Pero el funcionamiento no suele ser así. Normalmente, un transistor con ganancia en corriente elevada requiere una considerable corriente de base lo que favorece la entrada en saturación del transistor. Cuando queremos que el transistor pase al corte, el exceso de carga acumulado en la base tarda en desalojarse, lo que contribuye a que los tiempos de conmutación del transistor sean mayores.

Una de las mejoras introducidas por la familia TTL-Estándar es la utilización de un transistor de entrada multiemisor que favorece el paso del estado de saturación al de corte, retirando la carga almacenada en la base del transistor durante la saturación.

13

2.3.2 FAMILIA TTL-SCHOTTKY

Uno de los principales problemas que existen en la familia TTL-Estándar es la pérdida de velocidad en la conmutación, debido a que la mayoría de los transistores trabaja en corte-saturación y es difícil evacuar el exceso de carga almacenada en la región de base durante la saturación.

Este problema tiene solución con la aparición de la familia TTL-Schottky. Se trata de evitar que los transistores alcancen el estado de saturación. De esta manera se reduce el exceso de carga en la región de base, de forma que se tardará menos en evacuarla cuando el transistor intente pasar al corte, lo que se traduce en un aumento considerable de la velocidad.

2.3.3 FAMILIA TTL-LS

Con la familia TTL-S habíamos conseguido un gran aumento de velocidad de conmutación con respecto a la TTL-Estándar, pero también se había aumentado la corriente que circulaba por la puerta y, por lo tanto, su consumo de potencia. A partir de la TTL-S se obtuvo la familia TTL-LS; TTL Schottky de baja potencia (TTL-Low Power Schottky). Con esta familia se obtiene un consumo menor de potencia, pero se reduce la velocidad de conmutación.

A pesar de esto, la velocidad que se ha obtenido es muy parecida a la de la TTL-Estándar pero el consumo de potencia se ha reducido en un factor de cinco. La familia TTL-LS, como descendiente de la familia TTL-S, sigue utilizando el diodo Schottky.

2.3.4 FAMILIA TTL-ALS

La familia "Schottky de baja potencia avanzada" (Advanced Low-power Schottky, ALS) es una de las más avanzadas de la familia TTL. En ésta se aumenta dos veces la eficiencia de conducción y se ofrece más del 50 % de reducción de potencia en comparación con la familia TTL-LS.

Con esta familia se mejora el producto Potencia-Velocidad. El producto Potencia-Velocidad (power-speed) es un sistema de medida (cuya unidad es el pico julio) utilizado en los circuitos donde la velocidad y la potencia son factores muy importantes.

En los circuitos digitales vistos hasta ahora, hemos observado que siempre se intenta reducir el consumo del circuito (con el fin de que gaste menos energía, sea más barato y sea menos propenso a la ruptura) y aumentar la velocidad de conmutación (con lo cual la información será transmitida más rápidamente). Por eso, el producto potencia-velocidad es muy importante.

Lo ideal sería tener un circuito con un producto Potencia-Velocidad = 0.

En los ALS el producto potencia-velocidad es unas cuatro veces menor que en TTL-LS Y alrededor de veinte veces menor que en TTL. Los circuitos ALS ofrecen, entre otras, las siguientes ventajas adicionales:

• Compatible con las familias 74, 74S, 74LS.

14

• Corriente de entrada reducida al 50 % respecto a TTL-Estándar.

2.3.5 FAMILIA TTL-AS

En el capítulo anterior vimos que la familia TTL-ALS ofrecía una serie de ventajas con respecto a la familia TTL-LS. Por otro lado, según lo visto hasta ahora, la familia lógica que nos ofrece una mayor rapidez es la TTL-Schottky (TTL-S). Con el fin de mejorar las características de TTL-S surge la familia TTL-Advanced Schottky (TTL-AS = TTL-Schottky Avanzada).

La familia lógica TTL-AS ofrece una reducción de disipación de potencia y de retardo de un 50 % con respecto a TTL-S, mientras que el producto Potencia-Velocidad es reducido unas cuatro veces con respecto a esta misma familia 1.

La familia TTL-AS proporciona las siguientes ventajas adicionales:

• Reducción del 50 % de la intensidad requerida a la entrada.• Retardos de propagación pequeños y elevadas frecuencias de reloj con relativo bajo consumo.

2.3.6 FAMILIA FAST

La familia FAST, donde FAST proviene de TTL Schottky Avanzada de FAIRCHILD (FAIRCHILD Advanced Schottky TTL) es el último paso en TTL. Fue creada en la década de los 80 y debido a su alta velocidad de conmutación puede trabajar en áreas hasta ahora reservadas para la lógica "ECL IOK" utilizando los diseños TTL básicos y una única alimentación de 5V. La alta impedancia de entrada de la familia FAST permite la interconexión directa con los circuitos de las familias TTL-LS, TTL-ALS y HCMOS en un mismo sistema.

Los circuitos FAST reducen en 1/4 la potencia que disipan con respecto a la familia TTL-S ya sea trabajando a nivel alto o bajo mejorando además el producto Potencia-Velocidad. La mayoría de los sistemas diseñados con circuitos TTL-S, pueden funcionar remplazando estos circuitos por sus equivalentes de la familia FAST.

3.4.7 FAMILIA ECL

Como hemos visto hasta ahora, las familias lógicas que utilizan los transistores con atrapamiento Schottky son las únicas en las que sus transistores no alcanzan la saturación y por tanto son más rápidas (aunque el diodo Schottky aumente un poco la capacidad de entrada del transistor correspondiente).

Desde hace muchos años existe una familia que utiliza el principio de no conseguir la saturación de los transistores; la forma que tiene de hacerlo no es empleando diodos Schottky en los transistores, sino mediante un diseño particular de sus circuitos internos. Nos estamos refiriendo a la familia ECL o Lógica de Emisores Acoplados (Emitters Coupled Logic).

La familia ECL tiene dos variantes:

- ECL serie 10000 o ECL IOK.

15

- ECL serie 100000 o ECL IOOK.

Ambas familias (IOK y IOOK) son prácticamente idénticas con la diferencia de que la familia ECL IOOK es un poco más rápida que ECL IOK y además posee una mayor estabilidad frente a variaciones de la temperatura.

Las familias ECL son las más rápidas que existen en el mercado, llegando sus retardos a sobrepasar en muchas ocasiones un nanosegundo por puerta y la frecuencia de reloj suele ser de 50 MHz, pudiendo llegar a las cercanías del GHz.

Todo esto las hace recomendables en contadores, comunicaciones digitales de alta velocidad, sistemas de cálculo de alta velocidad, etc. Por lo comentado anteriormente, la familia ECL tiene unas propiedades ideales; pero falta comentar sus características en cuanto a la disipación de potencia.

De esta manera, si ECL es la familia más rápida que existe en el mercado, también es la familia que más potencia disipa (20 mW por puerta), y si a esto le añadimos que su tensión de alimentación es negativa, entonces podemos decir que no es una familia tan apetecible como en un principio parecía, puesto que no sólo consume mucho, sino que los niveles lógicos que proporciona no son en nada compatibles con los de las restantes familias lógicas, por lo que los problemas en la interconexión con otras familias lógicas son muchos.

2.4 LAS SUBFAMILIAS TTL

Dentro de la familia lógica TTL existen diversas modificaciones sobre su circuito básico que nos permitirán introducir algunas mejoras, las cuales serán de aplicación en los distintos circuitos digitales que se desarrollan en el mercado.

Podemos distinguir, principalmente, varias subfamilias:

- TTL alta velocidad o HTTL.

- TTL baja disipación o LPTTL.

- TTL Schottky o STTL.

- TTL Schottky de baja disipación o LPSTTL.

- TTL Schottky avanzada o ASTTL.

2.4.1 La familia HTTL

16

Algunas modificaciones del circuito básico permiten obtener mayores velocidades de conmutación. Dado que ésta depende fundamentalmente de:

- Tiempo de almacenamiento en componentes activos.

- Constantes de tiempo; podemos aumentar la velocidad si disminuimos los factores anteriores.

Para reducir el primer factor, se suele introducir otro paso en la tecnología de fabricación consistente en difundir oro.

El oro introduce dos niveles de energía, uno aceptor y otro donador, situados ambos entre las bandas de valencia y conducción. Estos niveles favorecen la recombinación de cargas por actuar como centros de "atrapamiento" (Trapping Center), situados muy cerca del centro de la banda prohibida.

Como consecuencia de ello, la probabilidad de que los electrones y huecos salten a ellos desde las bandas de conducción y valencia es mucho mayor que la probabilidad de que salten de una banda a otra. El efecto es una disminución apreciable en el tiempo de vida de portadores minoritarios y, por tanto, del tiempo de almacenamiento.

Para lograr que disminuyan las constantes de tiempo habrá que rebajar los valores de las resistencias, lo cual supondrá mayores corrientes y una disipación superior.

Uno de los circuitos típicos de altas velocidad es el mostrado en la ilustración siguiente. En él se ha sustituido el diodo del circuito estándar por un nuevo transistor que, junto con T4, forma un Darlington. El transistor equivalente tiene una ganancia mucho mayor y, por lo tanto, la impedancia de salida a nivel alto se reduce proporcionalmente al crecimiento de la ganancia.

Figura 2.6 Familia TTL de alta velocidad en la que destaca su salida en Darlington

17

Podemos ver cómo el transistor de salida del Darlington no puede saturarse nunca, ya que la tensión colector-emisor mínima está fijada por la tensión de saturación del transistor de entrada más la de su unión base-emisor. Por otra parte, las cargas almacenadas en la base de T4 son rápidamente retiradas por T2 al entrar éste en conducción. Como consecuencia de ello, la puesta en corte del Darlington es inmediata. Otra modificación importante en circuitos de alta velocidad suele ser la sustitución de la resistencia R5, en paralelo con la unión base-emisor de T5, por otro transistor.

2.4.2 La familia LPTTL

Estas puertas son básicamente similares que las TTL estándar y sólo cambian los valores de las resistencias, que aquí son mayores, con lo cual se obtiene un menor consumo de potencia. Los valores típicos de las resistencias, en este caso, son: R1=40 K; R2=20 K; R4=0,5 K y R5=12K.

Figura 2.7 Debido la baja disipación para las puertas TTL es necesario diseñar la familia LPTTL

Se emplean en circuitos donde el bajo consumo sea el principal factor limitativo, ofreciendo un buen compromiso entre velocidad y consumo. En la ilustración correspondiente podemos ver un circuito básico de esta familia. La etapa de salida permite que la tensión de salida a nivel alto sea igual a la tensión de alimentación menos la caída de tensión base-emisor a corrientes casi nulas.

2.4.3 La familia STTL

Otro modo de conseguir alta velocidad es evitar que los transistores se saturen. Una forma simple de evitar la saturación es impedir que la unión colector - emisor pueda polarizarse directamente, poniendo en paralelo con ella un diodo de germanio o un Schottky que, al conducir, fijarán la tensión colector - base a un valor menor del correspondiente a saturación.

18

Figura 2.8 Los diodos Schottky dan paso a la familia TTL Schottky o STTL

El diodo Schottky es muy rápido, a causa de que no almacena cargas. Por otra parte, el proceso tecnológico que permite su fabricación es relativamente sencillo.

Dado que el aluminio es un aceptor, cuando está depositado sobre silicio tipo N tiende a dar una barrera metal - semiconductor en lugar de un contacto óhmico.

Así, si la difusión de portadores tipo n para los contactos en colectores se suprime, y se deposita directamente aluminio sobre el colector tipo N, se forma un excelente diodo metal - semiconductor y resultará bastante sencillo conseguir la estructura de la siguiente ilustración.

Figura 2.9 Los transistores Schottky (TS) predominan en las puertas STTL

El circuito TTL - Schottky, de alta velocidad, tiene todos los transistores que se saturan en TTL estándar con un "clamp - Schottky". Se puede ver que en T1 no es necesario el diodo, ya que el circuito formado por TS3 y TS5 es del tipo descrito en el dibujo.

Los principales inconvenientes de esta familia son: su mayor disipación y el aumento de la tensión de salida a bajo nivel que, a su vez, supone una mayor inmunidad al ruido.

19

2.4.4 La familia LPSTTL

Esta familia está destinada a constituirse en la más importante de la serie TTL.

Figura 2.10 Los circuitos integrados para puertas lógicas pueden diseñarse con tecnología Schottky

Notemos, en el siguiente dibujo, que esta familia no utiliza como circuito de entrada el transistor multiemisor, al cual se debe el nombre de TTL, sino que emplea una configuración tipo DTL, consiguiéndose así mayor rapidez y el aumento de la tensión de ruptura hasta unos 15 V.

Figura 2.11 Las TTL Schottky con baja disipación llaman la atención por su entrada, en la cual se sustituye el transistor multiemisor

Cada entrada tiene un diodo Schottky que fijará las señales negativas y minimizará el ringing en las interconexiones. El circuito de salida también contiene aspectos diferentes de los circuitos TTL convencionales. La base del transistor T1, que forma el Darlington, va conectada a la salida a través de la resistencia R4,

20

consumiendo menos potencia y permitiendo que la tensión de salida a nivel alto difiera de la tensión de alimentación en sólo una caída de tensión base-emisor a bajas corrientes de salida.

Una característica especial consiste en usar un diodo Schottky en serie con el colector de T1. Este diodo permite llevar la salida a tensiones mayores que la tensión de alimentación. Existe una familia avanzada o mejorada, denominada ASTTL, que reduce el consumo de potencia en un 50% con respecto a la LPSTTL; su esquema básico aparece ilustrado en la figura siguiente.

Figura 2.12 Las puertas ASTTL son una mejora de las LPTSTTL y, así, se logra rebajar el consumo de la potencia en un cincuenta porciento

2.4.5 LA FAMILIA LÓGICA ECL

Actualmente, en el mercado, hay dos tipos de circuitos integrados digitales no saturables de alta velocidad. El primero de ellos, la familia TTL Schottky, ya fue analizado en el capítulo anterior. Ahora, estudiaremos la segunda de las familias, la ECL o lógica de emisores acoplados.

Figura 2.13 Circuito de un amplificador operacional y su característica de transferencia

Los diseñadores de sistemas digitales han encontrado una familia que ofrece ventajas con respecto a las velocidades de cambio de nivel, bajos retrasos de transmisión, etc. Una de estas familias es la ECL (Emitter Coupled Logic) o lógica de emisores acoplados.

21

Figura 2.14 Circuito integrado de una compuerta AND/NAND con tecnología ECL

Todas las familias TTL presentan excelentes características. Es importante hacer algunas distinciones entre ellas sobre algunos puntos esenciales, tales como disipación de potencia, velocidad y la mayor o menor sensibilidad a las cargas capacitivas. Para diferenciar las familias de circuitos TTL se utilizan las indicaciones siguientes:

SIGLAS SIGNIFICADO CARACTERISTICASL LOW POWER Disipación de potencia muy baja

LS LOW POWER SCHOTTKY Disipación y tiempo de propagación pequeñoS SCHOTTKY Disipación de potencia normal y pequeño tiempo de propagación

AS ADVANCED SCHOTTKY Disipación normal y tiempo de propagación extremadamente pequeñoNINGUNA - Características normales

Tabla 2.2 Características de un TTL

En dos tipos de Circuitos Integrados de la familia, esto es, en los tipos TTL y L-TTL, los transistores integrados conducen tan pronto como la corriente de base sea suficiente para hacer la ganancia en corriente mínima. Normalmente el funcionamiento es diferente. En efecto la corriente de base de un transistor medio es más elevada de la necesaria, lo que contribuye a acelerar la entrada en saturación del transistor.

Cuando se trata de conmutar un transistor para que pase de saturación al corte, el exceso de carga de la base, provoca un aumento considerable del tiempo de conmutación. Se suele utilizar normalmente un dopado a base de oro para acelerar la eliminación de esta carga que trae en consecuencia una disminución notable de la ganancia de corriente. La introducción de un diodo Schottky de barrera permite obtener excelentes resultados.

Este diodo se caracteriza por una tensión directa pequeña (0.3V) y esta conectado entre la base y el emisor. Cuando el transistor entra en saturación, la corriente de entrada excedente no entra en la base sino que se ve encaminada hacia el conector a través del diodo Schottky.

De esta manera el transistor no esta nunca completamente saturado y se recupera rápidamente tan pronto como desaparece la corriente de base. Con este sistema no es necesario el dopado a base de oro y así la ganancia de corriente no se ve afectada; la corriente de base puede ser más pequeña y la conmutación se realiza más rápidamente.

22

Los tipos ALS y AS están construidos con un proceso que comparado con las tecnologías anteriores, permite una reducción sustancial de las capacidades parásitas y de los tiempos de conmutación de los transistores por ser más superficiales y de menor tamaño. El resultado final es una mejora en relación velocidad/potencia. La familia ALS puede ofrecer menor potencia y mayor velocidad que la LS, mientras que la familia AL presenta una velocidad de más del doble que la TTL Schottky para la misma potencia que esta.

Caracterización de las distintas familias lógicas1. Características Estáticas • Características de

Transferencia• Niveles lógicos• Salto lógico• Punto umbral• Puntos de ganancia unidad• Anchura de transición

• Características de Entrada y Salida2. Transitorios • Tiempos de retardo

• Tiempo de subida• Tiempo de bajada

3. Ruido • Sensibilidad al ruido• Rechazo del ruido• Inmunidad• Margen de ruido en "0" y "1"

4. Consumo5. Flexibilidad Lógica • Compatibilidad y acoplo con otras familias

• Cableado lógico• Salidas complementarias• Capacidad de excitación (fan-out, open colector)• Puertas múltiples• Posibilidad de usos alternativos

Tabla 2.3 Caracterización de las distintas familias lógicas

Esta tabla presenta una forma simple de identificar cada chip según sus letras intermedias. Son solo algunas de ellas, pero las más conocidas.

74H High Speed74S Ultra-High Speed74LS Low-Power Schoottky74HC High Speed C-Mos con niveles I/O CMOS + Buffers74HCU High Speed UnBuffered74HCT High Speed (Diseñados para interface LSTTL o HSCOMS)

Tabla 2.4 Caracterización de un chip

23

2.5 SN74LS00

ESD>3500 v

Figura 2.15 SN47LS00 diagrama interno Figura 2.16 SN47LS00 diagrama externo

Símbolo Parámetro Min Typ Max Unidad

Vcc Suministrar Voltaje 4.75 5.0 5.25 V

TA Operar con temperatura ambiente 0 25 70 °C

IOH Corriente de salida – Baja - - -0.4 mA

IOL Corriente de salida – Alta - - 8.0 mA

Tabla 2.4 Rangos de operación SN74LS00

Símbolo ParámetroLimites

Unidad CondicionesMin Typ Max

tPLH De retardo de apagado, entrada a la salida - 9.0 15 ns Vcc = 5.0 V

tPHL De retardo de apagado, entrada a la salida - 10 15 ns CL = 15 pf

Tabla 2.5 Características (TA = 25 °C) SN74LS00

24

2.6 SN74LS74A



fMAX De retardo de apagado, entrada a la salida 25 33 - MHz F1 Vcc = 5.0 V

CL = 15 pf

tPLH

tPHL

Reloj, Limpiar, Ajustada para la salida

- 13 25 nsF1

- 25 40 ns

Tabla 2.6 Características (TA = 25 °C, VCC = 5.0 V) SN74LS74A



tW(H) Reloj 25 - - ns F1

Vcc = 5.0 VtW(L) Limpiar 25 - - ns F2

tS Datos de tiempo de instalación – Baja

Alta

25 - - nsF1

25 - - ns

th Tiempo en espera 25 - - ns F1

Tabla 2.6 Requerimientos (TA = 25 °C) SN74LS74A

25

2.7 SN74LS16A

Símbolo Parámetro Limites Unidad Condiciones

Min Typ Max

fMAX Reloj de máxima frecuencia 25 32 - MHz

Vcc = 5.0 V

CL = 15 pf

tPLH

tPHLPropagación de reloj de retardo a TC - 20

1835 35

ns

tPLH

tPHLPropagación de reloj de retardo a Q - 13

1824 27

ns

tPLH

tPHLPropagación de CET de retardo a TC - 9.0

9.014 14

ns

tPHL MR o SR a Q - 20 28 ns

Tabla 2.6 Características (TA = 25 °C) SN74LS16A

2.7 SN74LS163A



tWCP Reloj de pulso bajo ancho 25 - - ns

Vcc = 5.0 V

tW MR o SR de pulso ancho 20 - - ns

tS Tiempo de preparación 20 - - ns

tS Tiempo de preparación PE o SR 25 - - ns

th Agujero de tiempo 0 - - ns

th Agujero de tiempo de datos 3 - - ns

trec Tiempo de recuperación MR a CP 15 - - ns

Tabla 2.6 Características (TA = 25 °C, VCC = 5.0 V) SN74LS163A

26

3. Familia lógica RTL

3.1 Historia

Fue la primera familia lógica en aparecer antes de la tecnología de integración. Pertenece a la categoría de familias lógicas bipolares, o que implican la existencia de dos tipos de portadores: electrones y huecos. Este tipo de circuitos, presenta el fenómeno denominado acaparamiento de corriente que se produce cuando varios transistores se acoplan directamente y sus características de entrada difieren ligeramente entre sí. En ese caso uno de ellos conducirá antes que los demás colocados en paralelo (acaparará la corriente), impidiendo el correcto funcionamiento del resto.

En la Figura, se representa, a modo de ejemplo, una puerta lógica NOR y su correspondiente circuito electrónico en lógica RTL.

Figura 3.0 Puerta lógica NOR

En ella se puede apreciar como en serie con la base de cada uno de los transistores se ha colocado una resistencia de compensación (Rc) de un valor lo suficientemente elevado para que la repartición de corrientes sea lo más igualada posible y no se produzca el fenómeno antes descrito. Esta disposición de circuito presenta el inconveniente de que con la adición de la resistencia Rc aumenta el retardo de conmutación, al tener que cargarse y descargarse a través de la misma la capacidad de entrada de los transistores aunque, por otra parte, tiene la ventaja de un mayor factor de salida (fan-out). Por ello en el diseño de estos circuitos es necesario un compromiso entre factor de salida y retardo de conmutación. Valores normales son, un factor de salida de 4 ó 5, con un retardo de conmutación de 50 nanosegundos.

Por otra parte, tiene una inmunidad al ruido relativamente pobre. El margen de ruido de la tensión lógica 0 a la tensión del umbral es de unos 0.5 voltios, pero de la tensión lógica 1 a la tensión de umbral es de solamente unos 0.2 voltios. Es posible mejorar el tiempo de propagación añadiendo un condensador en paralelo con cada una de las resistencias Rc, con lo que obtendríamos una nueva familia lógica, que se denominaría RCTL. Sin embargo, el elevado número de resistencias y condensadores dificulta la integración por lo que tanto esta técnica, como la RTL, no se utiliza en los modernos diseños aunque pueda aún encontrarse en equipos muy antiguos.

27

3.1.1 Simplificación de un RTL

RTL son las iniciales de las palabras inglesas Resistor, Transistor, Logic. Es decir es una familia cuyas puertas se construyen con resistencias y transistores (bipolares).

Figura 3.1 El esquema básico de una puerta NOR

Empezamos por considerar las dos entradas a nivel alto (H-H), suponiendo que este nivel sea de 3v. Tanto Q1 como Q2 están saturados. ¿Por qué?, pues porque tienen sus uniones BE bien polarizadas (la base más positiva que el emisor) y se les suministra suficiente intensidad de base:

Figura 3.2 Ecuación

Como podemos observar la ganancia de los transistores (beta ó hFE) solo necesita ser superior a 0,45 (relación entre la corriente de colector y la de base) y generalmente la beta de los transistores es muy superior. Así pues ambos transistores están en saturación, por tanto la tensión de salida será de 0,2v (VCE (SAT) de los transistores). La corriente por la resistencia de 640 será la suma de las dos corrientes de colector, es decir de unos 4,4 mA.

Al tiempo que se indica la conexión de la salida de la puerta con otras tres entradas de la misma tecnología. El condensador que aparece en la figura es debido a la de la unión B-E que todavía no ha llegado a vencer la barrera de potencial. Al estar la salida de la puerta analizada a 0.2v los transistores de las entradas conectadas no pueden tener su unión B-E polarizada adecuadamente.

28

Figura 3.3 Circuito integrado de una puerta NOR modificada

Qué sucede, si ahora una sola de las entradas la colocamos a nivel bajo, por ejemplo conectándola a la salida de una puerta que nos proporcione 0,2v. Pues en principio nada, el transistor que continúe con su entrada a nivel alto seguirá saturado y forzará la salida a nivel bajo (piensa en dos interruptores en paralelo, uno de ellos errado y otro abierto, predomina el efecto del interruptor cerrado). La única variación con respecto al caso anterior será la corriente aportada por el transistor saturado, doble que en el caso anterior (ahora solo aporta intensidad el transistor que esté en saturación).

Así pues para las combinaciones de entrada H-L y L-H también obtendremos una salida a nivel lógico bajo (L). Pasamos ahora a estudiar el último caso, o sea cuando las entradas se colocan en la combinación L-L. Ninguno de los transistores conduce, eso provoca que no circule apenas corriente por la resistencia de 640 (recordar que un transistor en corte no posee resistencia infinita entre C y E) y por tanto la tensión de salida será de nivel alto (H). (En el caso ideal de 3v).

Figura 3.4 Circuito integrado de una puerta NOR modificada 2

29

Vamos a analizar este circuito un poco más a fondo. Observando atentamente la figura vemos que los transistores Q3, Q2 y Q1 están saturados (tienen la unión BE bien polarizada). Esto nos permite concluir que las bases de los tres transistores están todos a aproximadamente 0,8v y el circuito anterior lo podemos simplificar de la siguiente forma:

Figura 3.5 Circuito integrado de una puerta NOR modificada 3

En esta situación lo peligroso es que la tensión de salida de la puerta baje por debajo de la que una puerta de la misma familia vería como nivel alto. Vamos pues a contestar a dos preguntas. En el ejemplo de la figura con tres entradas conectadas ¿Qué tensión de salida obtenemos? Y suponiendo una beta en los transistores de 10 en saturación (es inferior a la beta en zona activa).

En el paso de nivel alto a bajo el condensador se descargará rápidamente a través del transistor que se pone en saturación. La constante de tiempo es menor.

Veamos un resumen de las características de esta familia:

• Puerta básica NOR• Frecuencia de utilización típica 8MHz• Inmunidad al ruido BAJA• Potencia típica disipada 12 mW• Número de funciones realizables ALTO• Intervalo de temperatura de funcionamiento -55ºC a 125ºC ó 0ºC a 75ºC• Tensión de alimentación 3v• Carga de salida (fan-out) BAJA

30

4. Familia lógica CMOS

4.1 Historia

Los diseñadores de circuitos integrados solucionan los problemas que se plantean en la integración, esencialmente, con el uso de transistores. Esto determina las tecnologías de integración que, actualmente, existen y se deben a dos tipos de transistores que toleran dicha integración: los bipolares y los CMOS y sus variantes.

A) Tecnología TTL: Lógica de Transistor a Transistor. Esta tecnología, hace uso de resistencias, diodos y transistores bipolares para obtener funciones lógicas estándar.

B) Tecnología CMOS: Lógica MOS Complementaria. Esta tecnología, hace uso básicamente de transistores de efecto de campo NMOS Y PMOS.

En la familia lógica MOS Complementaria, CMOS (Complementary Metal-Oxide Semiconductor), el término complementario se refiere a la utilización de dos tipos de transistores en el circuito de salida, en una configuración similar a la tótem-pole de la familia TTL. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS.

La tecnología CMOS es ahora la dominante debido a que es más rápida y consume aún menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricación del CI y una menor densidad de integración. De este modo, los CMOS todavía no pueden competir con MOS en aplicaciones que requieren lo último en LSI.

La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más circuitos en un área determinada de sustrato y reduce el costo por función. La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte en una batería.

El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad “HCMOS” (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.

El primer fabricante que produjo lógica CMOS, denominó a estos circuitos integrados como la serie 4000 (4000, 4001, etc.) y este sistema de numeración fue adoptado por otros fabricantes.

Algunos fabricantes han producido una amplia gama de componentes CMOS siguiendo las funciones y asignación de pines de las familias TTL 74XX. Éstos reciben números de serie como 74CXX, 74HCXX, 74HCTXX, 74ACXX o 74ACTXX, en los cuales la “C” significa CMOS, la “A” indica que son dispositivos avanzados y la “T” indica que estos dispositivos son compatibles con los de las familias TTL (trabajan con los niveles lógicos y de alimentación TTL).

31

4.2 Puertas lógicas de la familia CMOS

4.2.1 INVERSORES CMOS.

Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos símbolos más comunes son los que se muestran en la Figura.

Figura 4.0 Símbolos más comunes de los transistores PMOS y NMOS

Los niveles lógicos para CMOS son esencialmente + VDD para 0 y 1 lógicos y 0 V para el 0 lógico. Consideremos primero el caso donde A1 = + VDD (la entrada A1 está en un nivel alto (‘1’)). En está situación, la compuerta de QP1 (canales P) está en 0 V en relación con la fuente de QP1. De este modo, QP1 estará en el estado OFF con ROFF =10 10_. La compuerta de QN1 (canales N) estará en + VDD en relación con su fuente, es decir, transistor QP1 se pone en estado de corte y el transistor QN1 se activa.

El resultado es un camino de baja impedancia de tierra a la salida y uno de alta impedancia de VDD a la salida F.

A continuación, consideremos el caso donde A1 = 0 V (la entrada A1 está en nivel bajo (‘0’)). QP1 tiene ahora su compuerta en un potencial negativo en relación con su fuente, en tanto que QN1 tiene VGS = 0 V.

De este modo, QP1 estará encendida con RON=1 k_ y QN1 apagada con ROFF = 10 10_, produciendo un F de aproximadamente + VDD.

En resumen QP1 se activa y el transistor QN1 se pone en estado de corte. El resultado es un camino de baja impedancia de VDD a la salida F y uno de alta impedancia de tierra a la salida.

4.2.2 COMPUERTA NAND CMOS

Se pueden construir otras funciones lógicas diferentes del INVERSOR básico. La Figura muestra una compuerta NAND formada por la adición de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVERSOR básico. Para analizar este circuito conviene recodar que una entrada de 0 V enciende el P-MOSPET y apaga el N-MOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1 y B1) están en nivel alto (+VDD), hacen que los transistores QP1 y QP2 entren en corte y se encienden ambos N-MOSFET (transistores QN1 y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a través de QN1 y QN2).

32

Figura 4.1 Esquema de la compuerta NAND CMOS.

En todas las otras condiciones de entrada, de cuando menos un P-MOSFET estará encendido en tanto que al menos un N-MOSFET estará apagado. Esto produce una salida ALTA (a través de QP1 y QP2).

Las entradas no usadas de una compuerta CMOS no se pueden dejar abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de una compuerta CMOS se debe conectar a otra entrada o a uno de los dos terminales de alimentación. Esto también es válido para circuitos secuenciales y demás circuitos CMOS, como por ejemplo, contadores, Flip-Flops, etc.

4.2.3 COMPUERTA NOR CMOS

Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor básico (Figura 4 (a)).

Figura 4.1 Esquema de la compuerta NOR CMOS

33

Una vez más este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciende P-MOSFET (QP1 y QP2 entran a conducción) y apaga el N-MOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a través de QP1 y QP2. Las entradas en un estado ALTO, hacen que los transistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conducción (la salida pasa a bajo (0) a través de QN1 y QN2). En las parejas de transistores ya sean de canal n ó de canal p, si cualquier entrada es baja, uno de los transistores entra a corte y otro a conducción. La salida pasa a bajo (0) acoplándose a través de transistores en conducción a tierra.

4.3 Características de las series CMOS

Existen varias series en la familia CMOS de circuitos integrados digitales, estudiaremos las principales características de cada una.

4.3.1 Series 4000/14000

Las primeras series CMOS fueron la serie 4000, que fue introducida por RCA y la serie14000 por Motorola. La serie original es la 4000A; la 4000B representa mejora con respecto a la primera y tiene mayor capacidad de corriente en sus salidas. A pesar de la aparición de la nueva serie CMOS, las series 4000 siguen teniendo uso muy difundido. La serie 4000A es la línea más usada de Circuitos Integrados digitales CMOS, contiene algunas funciones disponibles en la serie TTL 7400 y está en expansión constante. Algunas características más importantes de esta familia lógica son:

a) La disipación de potencia de estado estático de los circuitos lógicos CMOS es muy baja.b) Los niveles lógicos de voltaje CMOS son 0 V para 0 lógico y VDD para 1 lógico. El suministro VDD puede

estar en el rango 3 V a 15 V para la serie 4000. La velocidad de conmutación de la familia CMOS 4000A varía con el voltaje de la fuente.(consultar el apartado de los niveles de voltaje).

c) Todas las entradas CMOS deben estar conectadas a algún nivel de voltaje.

4.3.2 Serie 74C

Esta serie CMOS su característica principal es que es compatible terminal por terminal y función por función, con los dispositivos TTL que tienen el mismo número (muchas de las funciones TTL, aunque no todas, también se encuentran en esta serie CMOS). Esto hace posible remplazar algunos circuitos TTL por un diseño equivalente CMOS. Por ejemplo, 74C74 contiene dos flip-flops tipo D disparados por flanco y tiene la misma configuración de terminales que el CI TTL 7474, que también ofrece dos flip-flops tipo D disparados por flanco. El resto de las características son iguales a la serie 74C.

Las series HC/ HCT tienen como característica principal su alta velocidad.

4.3.3 Serie 74HC (CMOS de alta velocidad)

Esta es una versión mejor de la serie 74C. La principal mejora radica en un aumento de diez veces en la velocidad de conmutación (comparable con la de los dispositivos de la serie 74LS de TIL). Otra mejora es una mayor capacidad de corriente en las salidas. La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de conmutación. La serie 74HCT es también de alta velocidad, y también es compatible en lo que respecta a los voltajes con los dispositivos TTL.

34

4.3.4 Serie 74HCT

Esta serie también es una serie CMOS de alta velocidad, y está diseñada para ser compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las entradas pueden provenir de salidas TTL (esto no es cierto para las demás series CMOS.)

4.4 Características comunes a todos los dispositivos CMOS

Vamos a comentar las características más importantes de operación y desempeño.

4.4.1 VOLTAJE DE ALIMENTACIÓN

Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulación del voltaje no es un aspecto crítico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V.

Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentación sea de 5 V para que una sola fuente de alimentación de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales.

4.4.2 NIVELES DE VOLTAJE

Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta resistencia de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que está conectada.

Los requerimientos de voltaje en la entrada para dos estados lógicos se expresa como un porcentaje del voltaje de alimentación, tal y como se expresa en la tabla adjunta. De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada menor que VIL (máx.) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que VIH (mín.) = 3.5 V como ALTO.

4.4.3 INMUNIDAD AL RUIDO

Se denomina ruido a “cualquier perturbación involuntaria que puede originar un cambio no deseado en la salida del circuito.”

El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o líneas de tensión cercanas o por picos de la corriente de alimentación. Los circuitos lógicos deben tener cierta inmunidad al ruido la cual es definida como “la capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida”.

Los fabricantes establecen un margen de seguridad para no sobrepasar los valores críticos de tensión conocido como MARGEN DE RUIDO.

35

Si la tensión de entrada mínima a nivel alto de una puerta tiene como valor V IHmín, la tensión mínima de salida a nivel alto debe ser igual o superior a VIH mín. Pero para evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitirá una tensión de salida inferior a V IHmín más el margen de ruido a nivel alto (VNIH): VOH mín. = VIH mín. + VNIH Para determinar el valor de VOL máx. Aplicamos el mismo criterio pero utilizando el margen de ruido a nivel bajo (VNIL): VOL máx. = VIL máx. – VNIL Margen de ruido a nivel bajo (VNIL): VNIL = VIL máx. – VOL máx. Margen de ruido a nivel alto (VNIH): VNIH = VOH mín. – VIHmín Los márgenes de ruido son los mismos en ambos estados y dependen de VDD. En VDD = 5 V, los márgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa para aplicaciones que están expuestas a un medio con mucho ruido. Evidentemente, los márgenes ruido pueden mejorarse utilizando un valor mayor de VDD a expensas de un mayor consumo de potencia debido al mayor voltaje de alimentación.

Supongamos que trabajamos a un nivel bajo de VOL = 0’4 V con VIL máx. = 0’8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VNIL = 0’8 – 0’4 = 0’4

4.4.4 DISIPACIÓN DE POTENCIA

La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como comentamos, uno de los principales motivos del empleo de la lógica CMOS es su “muy bajo consumo de potencia”. Cuando un circuito lógico CMOS se encuentra en estático (sin cambiar) o en reposo, su disipación de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutación.

Independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipación de potencia dc típica del CMOS de sólo 2.5 nW por compuerta cuando VDD = 5 V; aún en VDD = 10 aumentaría sólo 10 nW. Con estos valores de PD es fácil observar por qué la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de interés primordial.

4.4.5 PD AUMENTA CON LA FRECUENCIA

En la siguiente gráfica, Figura 6, podemos observar como la disipación de potencia en función de la frecuencia de una compuerta TTL es constante dentro del rango de operación. En cambio, en la compuerta CMOS depende de al frecuencia. La disipación de potencia de un CI CMOS será muy baja mientras esté en una condición dc. Desafortunadamente, PD siempre crecerá en proporción a la frecuencia en la cual los circuitos cambian de estado.

Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con oscilación momentánea a la capacitancia de carga. Esta capacitancia consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la capacitancia de salida propia del dispositivo.

Estas breves espigas de corriente son suministradas por VDD y pueden tener una amplitud regular de 5 mA y una duración de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutación aumente, habrá más de estas espigas de corriente por segundo y el consumo de corriente promedio de VDD aumentará.

36

De este modo, en frecuencias más altas, CMOS comienza a perder algunas de sus ventajas sobre otras familias lógicas. Como regla general, una compuerta CMOS tendrá el mismo PD en promedio que una compuerta 74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situación es más compleja que la que se expresa aquí y un diseñador lógico debe realizar un análisis detallado para determinar si el CMOS tiene o no una ventaja en cuanto a la disipación de potencia en cierta frecuencia de operación.

4.4.6 FACTOR DE CARGA

Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande (1012) que casi no consume corriente de la fuente de señales, cada entrada CMOS representa comúnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el número de entradas CMOS que se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.

La salida CMOS tiene que cargar y descargar la combinación en paralelo de cada capacitancia de entrada, de manera que el tiempo de conmutación de salida aumente en proporción al número de cargas conducidas, cada carga CMOS aumenta el retardo en la conducción de la propagación del circuito por 3 ns.

Así podemos llegar a la conclusión de que el factor de carga de CMOS depende del máximo retardo permisible en la propagación

4.4.7 VELOCIDAD DE CONMUTACIÓN

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de una resistencia relativamente grande (100 k). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k o menor. Esto permite una carga más rápida de la capacitancia de carga.

Los valores de velocidad de conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagación es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias más elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor disipación de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS.

4.4.8 ENTRADAS CMOS.

Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la electricidad estática y al ruido, los cuales pueden fácilmente activar los canales MOSFET P y N en el estado conductor, produciendo una mayor disipación de potencia y posible sobrecalentamiento. Tienen que estar conectadas a un nivel fijo de

37

voltaje alto o bajo (0 V o VDD) o bien a otra entrada. Esta regla se aplica aún a las entradas de otras compuertas lógicas que no se utilizan en el mismo encapsulado.

4.4.9 SUSCEPTIBILIDAD A LA CARGA ESTÁTICAS

Las familias lógicas MOS son especialmente susceptibles a daños por carga electrostática. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequeña carga electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS están protegidos contra daño por carga estática mediante la inclusión en sus entradas de diodos zéner de protección.

Diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar daño. Si bien los zéner por lo general cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daños. Por consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas antes para todos los CI.

5. Familia lógica DTL

Familia Lógica DTL. Familia Lógica DTL está compuesta por diodos y transistores básicamente. La función lógica es realizada por la combinación de diodos a la entrada y el transistor inversor a la salida, de ahí su nombre (Diodo, Transistor, Lógica).

5.1 Funcionalidad de las DTL

Cuando cualquiera de sus entradas esta en nivel bajo el transistor de salida pasa al corte y la tensión de su colector pasa a nivel alto. Sólo cuando todas las entradas están a nivel alto, conducirá el transistor y la tensión de su colector será baja. Esta puerta realiza la función NAND en lógica positiva, y la NOR en lógica negativa.

5.2 Modificación de la Puerta DTL

Estas puertas se pueden mejorar todavía más si se sustituye el diodo D por un transistor Q2, tal como se indica en la ilustración siguiente. Cuando Q2 está conduciendo se encuentra en su región activa y no en saturación. Esta conclusión se obtiene a partir del hecho de que en la resistencia R2 la corriente está en la dirección de la polarización inversa de la unión del colector del transistor Q2. Como la corriente del emisor de este transistor alimenta la corriente de base de Q1, éste está excitado por una corriente de base mucho mayor que el transistor del circuito anterior con dos diodos. Tomando transistores con iguales características para uno y otro circuito se observa claramente que este último circuito tiene una corriente de colector mucho mayor y, por lo tanto, una capacidad de salida o fan-out mayor.

38

5.3 Características de las DTL

5.3.1 Velocidad de DTL

La velocidad de conmutación viene fijada por:

1- La velocidad de los dispositivos2- Las constantes de tiempo de los circuitos

En las DTL se observa que la impedancia de salida a nivel alto es tres veces mayor que en RTL. Si se considera que una puerta DTL va a excitar a una serie de puertas de su misma familia conectadas a su salida, y que cada una de ellas tiene una capacidad parásita a masa, se verá que las capacidades de las puertas de carga aparecen en paralelo y de la que nos resultará una constante de tiempo de valor igual al producto del número de puertas por la capacidad parásita y por la resistencia de salida de la puerta que soporta la carga. De donde resultará, como principal consecuencia o característica, que nos disminuirá considerablemente la velocidad de conmutación en las transiciones de un nivel a otro.

Esta limitado por el transistor a la salida, que este no puede exceder su corriente de colector un cierto valor máximo. El valor máximo dado por el fabricante es N= 8.

5.3.2 Inmunidad al ruido

Es afectada básicamente por las interferencias producidas por el ambiente exterior al circuito y a la alta impedancia que suelen ofrecer estas puertas. Para evitar esto último se crearon las puertas HTL, de funcionamiento análogo a las DTL, introduciendo un diodo zener en lugar del diodo convencional utilizado para las puertas DTL.

5.4 Ventajas de las DTL

• Buena flexibilidad lógica• Compatibilidad de niveles lógicos con TTL• Baja generación de ruidos• Buen fan-out• Disipación media de potencia 12 mW

5.5 Desventajas de las DTL

Relativamente baja velocidad por su alta impedancia de salida a nivel alto entre 30 y 50 ns. Umbrales dependientes de la temperatura en mayor grado que en otras familias. Alta impedancia de salida a nivel alto y en consecuencia baja inmunidad al ruido.

(TAVERNIER, 1994) (NEIL H. E. WESTE, 1994) (R.L. GEIGER, 1990) (TOCCI, 1993) (2012) (11) (1207)

39

Bibliografía(s.f.). Recuperado el 17 de 07 de 2012, de

http://sergiorendain.blogspot.mx/2011/02/familias-logicas-ttl-y-cmos.html

(2010 de 01 de 11). Recuperado el 13 de 07 de 2012, de http://www.uv.es/~marinjl/electro/digital2.html

(02 de 09 de 2012). Recuperado el 16 de 07 de 2012, de http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node5.html

NEIL H. E. WESTE, K. E. (1994). Principles of CMOS VLSI design. A Systems Perspective. Addison Wewsley.

R.L. GEIGER, P. A. (1990). VLSI Design techniques for analog and digital circuits. Mexico: McGraw-Hill.

TAVERNIER, C. (1994). Circuitos lógicos programables. Paraninfo.

TOCCI, R. J. (1993). Sistemas digitales. Principios y Aplicaciones. Mexico: Prentice Hall.

40

¿que es un ttl?

Documents