presentacion

Introduccin Descripcin del diseo Implementacin Verificacin del funcionamiento de la placa Resultados con seal real Conclusiones

Diseo y desarrollo de una placa adquisidorade seales de GNSS con conexin USB

Santiago RodrguezDirectores:

Ing. Gerardo L. PugaIng. Ramn Lpez La Valle

LEICI - Facultad de Ingeniera - UNLP

18/12/2013

Trabajo Final: Diseo y desarrollo de una placa adquisidora de seales de GNSS con conexin USB Santiago Rodrguez


ndice

1 Introduccin

2 Descripcin del diseo

3 Implementacin

4 Verificacin del funcionamiento de la placa

5 Resultados con seal real

6 Conclusiones



Descripcin y objetivo

ObjetivoObtener un prototipo que permita adquirir seales de GPS banda L1y transferirlas a alta velocidad en tiempo real a una PC.



Descripcin y objetivo

ObjetivoObtener un prototipo que permita adquirir seales de GPS banda L1y transferirlas a alta velocidad en tiempo real a una PC.

Sistema global de navegacin por satlite (GNSS)Permite que un usuario determine su posicin en cualquier lugar delplaneta a travs de una constelacin de satlites. Los nicossistemas funcionales en la actualidad son GPS y GLONASSutilizados, por ejemplo, en los celulares. En cuanto a GPS:

Constelacin de 32 satlites. Frecuencia central L1: 1575,42 MHz.



ndice

1 Introduccin


3 Implementacin



6 Conclusiones



Diseo propuesto

Composicin del diseo

Cabezal de RF: recibe seales de la banda L1, las acondiciona ymuestrea.

Lgica programable: realiza un procesamiento sobre lasmuestras.

Mdulo USB: implementa la comunicacin entre la placa y unaPC.



Diseo propuesto

Composicin del diseo

Cabezal de RF: recibe seales de la banda L1, las acondiciona ymuestrea.

Lgica programable: realiza un procesamiento sobre lasmuestras.

Mdulo USB: implementa la comunicacin entre la placa y unaPC.

MAX

2769BCPLD

FT

232H



MAX2769BImplementa toda la cadena de RF de un receptor de GNSS estndar.Posee un LNA, una etapa de conversin a FI y una etapa demuestreo.

Caractersticas Ampliamente configurable. Compatible con varios

sistemas GNSS, enparticular con GPS.

Realiza muestreo en fase ycuadratura.

Modos de bajo consumopara aplicacionesporttiles.



FT232HImplementa la interfaz de comunicacin USB entre un circuito digitaly un dispositivo que posea dicho protocolo de comunicacin, comopuede ser una PC.

Caractersticas Distintas interfaces o

modos de funcionamiento.La interfaz FIFO sincrnicoconsigue transferenciascon tasas de hasta40 MB/s.

Libreras disponibles paraun fcil manejo deldispositivo.

3V3/1.8 Volt

LDO Reg.

EEPROM

Interface

UTMI PHY

USB Engine

and

FIFO Control

RESET

Generator

MPSSE/

Multi-

purpose

UART-FIFO

Controller

Rx Buffer

Tx Buffer

Baud Rate

Generator

120 MHz

ACBUS

ADBUS

OSC.

IN

USB

DATA



CPLD

Permite generar circuitos digitales reconfigurables. Almacena suconfiguracin en una memoria ROM interna.

Caractersticas Formado por la

combinacin de arreglosde compuertas AND y ORy macroceldas

Posibilidad de implementarcualquier funcin lgica einteraccin con E/S.

Brinda versatilidad aldiseo.

Matriz de

interconecciones

MC 0

MC 1

...

MC N

Bloque

AND/ORI/O

MC 0

MC 1

...

MC N

Bloque

AND/ORI/O

MC 0

MC 1...

MC N

Bloque

AND/ORI/O

MC 0

MC 1...

MC N

Bloque

AND/ORI/O



ndice

1 Introduccin


3 Implementacin



6 Conclusiones



Circuito impreso

Circuito de complejidad media debido al nmero y tipo decomponentes.

Se opt por un circuito en cuatro capas. Se utilizaron componentes SMD por sus buenas cualidades en

circuitos de RF y en circuitos de alta velocidad . Se tuvieron en cuenta los fenmenos de influencia en alta

frecuencia. Se colocaron planos slidos por sus bondades en circuitos de

alta velocidad. Cada chip cuenta con su respectiva red de desacople para

asegurar un buen funcionamiento.



Capa superior



Plano de tierra



Plano de alimentacin



Capa inferior



Soldado de componentes

La mayora de los componentes se sold mediante soldaduramanual. Slo dos debieron soldarse con un horno especial.



Placa finalizada

9,6 cm

10,2 cm



Placa finalizada



ndice

1 Introduccin


3 Implementacin



6 Conclusiones



Configuracin del CPLDMquina de estadosLas funciones que debe cumplir:

1 Entregar las muestras al FT232H de una manera apropiada.2 Gestionar la configuracin del MAX2769B a travs de una PC.



Configuracin del CPLDMquina de estadosLas funciones que debe cumplir:

1 Entregar las muestras al FT232H de una manera apropiada.2 Gestionar la configuracin del MAX2769B a travs de una PC.

S0

S4

S5

S1

S2

S3

#RXF = 0#TXE = 0

#TXE = 0

#TXE = 1

#RXF = 0

#RXF = 1

#RXF = 1

#DATA: Es un aviso de la CPLD que hay datos para enviar.

Cuando se pone en bajo, hay datos para enviar.

S0 : - WR# = 1

- OE# = 1

- RD# = 1

S4 : - WR# = 0 (Config. puertos FTDI como IN)

- D0se coloca en el puerto.

S5 : - Se coloca en el puerto el dato siguiente.

S1 : - OE# = 0 (Config. puertos FTDI como OUT).

- D0es colocado en el puerto.

S2 : - RD# = 0

S3 : - Se coloca en el puerto el dato siguiente.

Salidasdecadaestado:

#TXE = 1#RXF = 1

#TXE = 0#DATA = 1



Software de prueba

Tareas: Configurar el FT232H en el

modo FIFO sincrnico. Guardar las muestras

obtenidas en un archivoCSV para posteriorprocesamiento.(a)

Enviar por USB laconfiguracin delMAX2769B.(b)



Software de prueba

Tareas: Configurar el FT232H en el

modo FIFO sincrnico. Guardar las muestras

obtenidas en un archivoCSV para posteriorprocesamiento.(a)

Enviar por USB laconfiguracin delMAX2769B.(b)

CERRAR

DISPOSITIVO

ABRIR

DISPOSITIVO

INICIO

INTRODUCIR

NUM.MUESTRAS

MUESTRAS >

NUM.MUESTRAS?

MUESTRAS += X

LEER

X MUESTRAS

NO

SI ESCRIBIRMUESTRAS.TXT

FIN

CERRAR

DISPOSITIVO

ABRIR

DISPOSITIVO

INICIO

ESCRIBIR

REGISTROS

FIN

ENTRAR MODO

SINCRONICO

ENTRAR MODO

SINCRONICO

a) b)



Comprobacin de las muestrasContador de pruebaCada byte de informacin que llega a la PC est compuesto por:

4 bits correspondientes a las muestras de la seal. 4 bits que forman un contador de 0 a 15.



Comprobacin de las muestrasContador de pruebaCada byte de informacin que llega a la PC est compuesto por:

4 bits correspondientes a las muestras de la seal. 4 bits que forman un contador de 0 a 15.

La idea es comparar este contadorcon uno generado en la PC y verificarsi son iguales, lo que evidencia que nose perdieron muestras.



ndice

1 Introduccin


3 Implementacin



6 Conclusiones



Procesamiento de las muestrasAdquisicin de satlites de GPSSe configur el MAX2769B para poder obtener muestras de la sealde GPS L1:

Frecuencia del oscilador local: 1575,42 MHz. Frecuencia de muestreo: 12 MHz. Filtro pasa bajos en banda base de ancho 1,75 MHz. Salidas I y Q activadas, cuantizadas a dos bit por seal.



Procesamiento de las muestrasPicos de correlacinSe proces un registro de muestras para obtener los satlites envista. A modo de ejemplo se muestran dos picos de correlacinobtenidos.



Procesamiento de las muestrasPicos de correlacinSe proces un registro de muestras para obtener los satlites envista. A modo de ejemplo se muestran dos picos de correlacinobtenidos.

Doppler [Hz]Reta

rdo [s]

Doppler [Hz]Reta

rdo [s]

Potencia de autocorrelacin Potencia de autocorrelacin



ndice

1 Introduccin


3 Implementacin



6 Conclusiones



Conclusiones Se obtuvo un prototipo funcional que cumpli las expectativas



Conclusiones Se obtuvo un prototipo funcional que cumpli las expectativas Se atravesaron satisfactoriamente todas las etapas del diseo.



Conclusiones Se obtuvo un prototipo funcional que cumpli las expectativas Se atravesaron satisfactoriamente todas las etapas del diseo. La adquisicin de satlites valid los registros de muestras

tomados.




tomados. Se adquiri experiencia en diseo y desarrollo de circuitos

impresos.




tomados. Se adquiri experiencia en diseo y desarrollo de circuitos

impresos. La placa es ahora un instrumento de laboratorio que permitir

estudiar y probar algoritmos de procesamiento para GPS.



Gracias por la atencin!


IntroduccinDescripcin del diseoImplementacinVerificacin del funcionamiento de la placaResultados con seal realConclusiones

presentacion

Documents