“muestreo, reconstrucción y controladores digitales”

4
República Bolivariana de Venezuela Ministerio del Poder Popular Para la Educación Facultad de Ingeniería Universidad “Fermín Toro” Alumno: Kevin G. Vargas G. C.I: 22.038.272 Profesor: Barbara Vasquez Asignatura: Teoría de Control II Sección: SAIA “A” Muestreo, Reconstrucción Y Controladores Digitales

Upload: kevingvg

Post on 30-Jul-2015

62 views

Category:

Business


4 download

TRANSCRIPT

Page 1: “Muestreo, Reconstrucción y Controladores Digitales”

República Bolivariana de Venezuela

Ministerio del Poder Popular Para la Educación

Facultad de Ingeniería

Universidad “Fermín Toro”

Alumno:Kevin G. Vargas G.

C.I: 22.038.272

Profesor: Barbara VasquezAsignatura: Teoría de Control II

Sección: SAIA “A”

“Muestreo, Reconstrucción Y

Controladores Digitales”

Page 2: “Muestreo, Reconstrucción y Controladores Digitales”

MuestreoEs el proceso de obtención de una secuencia temporizada a partir de una señal continua. Los elementos de la secuencia corresponden con los valores de la señal en determinados instantes de tiempo

Se Exores la señal x(t) mediante un muestreador de periodo T se obtiene la señal en tiempo discreto x(kT)

El muestreador de impulso convierte x(t) en la señal estrellada o Laplace asterisco x*(t), es un tren de impulsos en los instantes de muestreo, cuyo valor es igual a x(k).

La señal x*(t)es en realidad una versión de la señal x(kT) que permite aplicar técnicas de tiempo continuo.

Page 3: “Muestreo, Reconstrucción y Controladores Digitales”

ReconstrucciónRetención de Datos

La retención de datos es el proceso de generación de una señal en tiempo continuo h(t) a partir de una secuencia en tiempo discreto x(kT).

La señal h(t) durante un intervalo de tiempo kT≤t< (k+1)T se puede aproximar mediante un polinomio en λ

el circuito de retención de datos es un extrapolador polinomial de n – ésimo orden. De éste modo, si n=1, se denomina retenedor de primer orden. El retenedor más sencillo se obtiene cuando n=0. Esto es h(kT + λ) =x(kT). Dicho retenedor se conoce como “Retenedor de Orden Cero”, “Sujetador” o “Generador de la Señal de Escalera”.

Un retenedor convierte una señal x*(t) en una reconstrucción aproximada h(t) de la señal x(t) original.

Reconstrucción de SeñalesPara reconstruir la señal original a partir

de una señal muestreada, existe una frecuencia mínima que la operación de

muestreo debe satisfacer.

En general las señales muestreadas son las salidas de sistemas físicos, cuyas transformadas tenderán a cero según aumenta la frecuencia (aunque estrictamente sean distintas de cero). Por tal motivo, será necesario llegar a un compromiso entre un periodo muy estricto o a un periodo menos exigente (con perdida de información).

Un criterio aproximado para la elección de este periodo de muestreo consiste en elegir el mismo como: w=(1/T) = 10B; donde B es el ancho de banda de la señal.

Page 4: “Muestreo, Reconstrucción y Controladores Digitales”

Controladores DigitalesLa realización de filtros y controladores digitales puede incluir tanto software, hardware o ambos. En general de realización de funciones transferencias pulso significa determinar la configuración física para la combinación más adecuada de operaciones aritméticas y de almacenamiento. La forma general de la ecuación de transferencia pulso entre la salida Y(z) y la entrada X(z) está dada por: G(z) = Y(z) = b0 + b1z-1 + b2z-2 + b3z-3 + ….. + bmz__________________________________________X(z) 1 + a1z-1 + a2z-2 + a3z-3 + …. + anz-n

La función transferencia de un sistema posee n polos y m ceros. Programación directa significa que se obtiene la realización del numerador y el denominador de la función transferencia pulso mediante conjuntos de elementos de retraso por separado.

La programación estándar permite reducir el número de elementos de retrasos requeridos para la Programación Directa. El número de elementos de retraso de la ecuación se puede reducir de n+m a n (n≥m) mediante el reacomodo de diagrama de bloques.

Procedimiento Programación en Serie Primero: Elegir las funciones de primer y segundo orden. Segundo: Agrupar los polos y los ceros reales y los conjugados Tercero: Se realizan los diagramas de bloqueEl diagrama de bloque para el filtro digital G(z) es una conexión en serie de p componentes de filtros digitales.

Procedimiento en Programación en Paralelo

Primero: Expandir la función transferencia en “Fracciones Parciales”. Segundo: Agrupar los polos y los ceros reales y los conjugados. Tercero: Se realizan los diagramas de bloque.

El diagrama de bloque es la conexión en paralelo de q+1 componentes de filtros digitales.