PROYECTO DE LABORATORIO No 3.Amplificación de dos etapas en cascada con

transistores tipo JFET y BJT.Julián Cifuentes, Verónica Jiménez, Paula Andrea Osorio.Universidad Autónoma de Occidente, Facultad de Ingeniería.

Santiago de Cali, Colombia.ju.est.18@hotmail.com

verojigor95_@hotmail.compau-osorio@hotmail.com

Resumen – Se realizó la práctica con la finalidad de corroborar una amplificación de dos etapas de cascada usando transistores FET y BJT verificándose esta señal por medio del osciloscopio. En el actual laboratorio se plantea un circuito formado por dos tipos de transistores, uno de campo eléctrico y otro BJT con sus diferentes configuraciones para su correcto funcionamiento. Serán necesarios los diferentes cálculos para verificar la tensión de salida amplificada. Ya con los valores obtenidos se procede a verificar los datos en PSpice y posteriormente en el debido montaje.

INTRODUCCION

A diario y en la mayoría de los dispositivos y sistemas electrónicos se hace necesario amplificar diferentes señales. Esta amplificación se puede llevar a cabo por medio de dispositivos como transistores que trabajando bajo ciertas condiciones entregan a su salida una señal de mayor intensidad.

En el actual laboratorio se utiliza un circuito integrado por dos diferentes transistores: FET y BJT, unipolar y bipolar respectivamente.

Cuando se conectan circuitos de amplificadores en cascada, a cada circuito se le llama una etapa; la señal de entrada original se va incrementando con la ganancia de cada etapa individual. Esto es lo que se desea corroborar en el actual laboratorio, por medio del osciloscopio, obteniendo en la segunda etapa una señal considerablemente amplificada en relación a la original.

MARCO TEÓRICO

En la amplificación de dos etapas en cascada, se usarán transistores tipo JFET y BJT. Los transistores BJT son componentes de 3 terminales, y representan la extensión natural de los diodos, por el hecho que están compuestos por un par de junturas P-N. Es bipolar porque entran en juego tanto electrones como huecos.

Existen dos variantes posibles de configuración, llamadas PNP y NPN, en función de la naturaleza del dopado que tengan. A los terminales se los llama Emisor Base y

Colector. En donde a la base llega la entrada del circuito, el emisor emite una señal muy pequeña dado que, entre menor sea la señal en el emisor mayor será la amplificada por el colector. Estos transistores operan en 3 zonas distintas, la operación del mismo se determina a través del punto de trabajo o punto Q al realizar el análisis en DC y AC de la configuración establecida, en la Imagen 1 se identifican las zonas mencionadas.

Imagen 1. Zonas de operación del transistor BJT (corte, activa y saturación). [1]

Así como también se puede determinar la curva de salida donde se iniciará con una pendiente positiva que corta en (Ic, Vce (sat)) y a partir de ahí se prolonga la región activa directa hasta llegar a la región de ruptura, esto se evidencia en la Figura 2.

Imagen 2. Zonas especificadas de la curva de salida para un transistor BJT. [2]

Lo mismo sucede en los FET, sólo que en este tipo de transistor la señal de entrada crea un campo eléctrico que controla el flujo de corriente a través de sus terminales a los cuales se les llama Drain, Gate y Source. Al integrarse ambos amplificadores uno tras otro se crea una conexión en cascada de manera que la salida de uno es la entrada del otro.

Para determinar en qué región se encuentra trabajando el transistor FET, basta con identificar en la gráfica y a través del análisis teórico y los cálculos clasificarla así:

Imagen 3. Zonas especificadas de la operación de un transistor JFET. [5]

Lo que se busca es que de la señal DRAIN en el transistor Q1 2N5457 (primera amplificación) sea una base para que en el colector del transistor Q2 BJT 3904 se amplifique más que en la primera etapa.

Funcionamiento del Circuito Para la práctica de laboratorio se estableció un circuito base, evidenciado en la Figura 1, éste se basa en un amplificador de dos etapas, la primera conformada por un transistor JFET en donde la salida amplificada de éste será la entrada del amplificador BJT que amplificará por segunda vez una señal mucho mayor a la de su entrada; éste junto con los cálculos correspondientes serviría de guía para ajustar los valores tanto de resistencias como condensadores con la finalidad de obtener buenos acoples en la entrada y en la compuerta del JFET, así como también en el drain del JFET a la base del BJT; además de obtener una señal con poco ruido y que no se sufrieran desfases ni recortes en la señal obtenida en la segunda etapa.

Figura 1. Diagrama esquemático de un amplificador de dos etapas en cascada. [3]

Se puede considerar para clarificar el proceso que se llevará a cabo, la realización de un diagrama de bloques donde se identifique claramente qué se hará y qué se obtendrá en cada una de las etapas. Obteniendo así el identificado como Diagrama 1.

Diagrama 1. Esquema o diagrama de bloques con indicación del proceso y resultado obtenido en cada etapa.

DESARROLLO DE CONTENIDO

Teniendo en cuenta el diagrama esquemático planteado en la sección funcionamiento del circuito, y considerando que es un amplificador de dos etapas; se iniciará con la primera etapa del JFET, se debe tener en cuenta el datasheet de éste elemento el cual es un transistor 2N5457 donde en sus especificaciones técnicas presenta:

Min Typ MáxVgs(off) -0,5 V -6,0 VIDSS 1 mA 3mA 5,0 mATabla 1. Valores de utilidad obtenidos del datasheet del transistor 2N5457. [4]

Primera Etapa: Amplificación con JFET

Partiendo de los valores en la Tabla 2, se tomarán aquellos que sean máximos para que el funcionamiento del JFET se analice en su zona de límite; se analiza únicamente la sección de la amplificación de la primera etapa ya que el voltaje de salida de éste será el de entrada del BJT. Sabiendo que lo indispensable es determinar el voltaje de salida en cada etapa para compararlo con lo obtenido tanto experimentalmente como en las simulaciones. Se realizará un análisis en DC y AC.

Análisis en DC (continua):Teniendo la ecuación:

I D=I DSS(1−V GS

V GS ( off ))

2

Ésta se despeja agrupando los términos de ID que es nuestra incógnita obteniendo la forma de una ecuación cuadrática donde:

0=5,0 mA+1,13 I D−I D−385,3 ID2

Obteniendo así dos valores, uno negativo y el otro positivo donde consideramos válido el positivo.

ID=3,77 mACon la corriente que pasa por Drain y Source puedo identificar el Voltaje en Drain-Source así:

V DS=V DD−I D (RD+RS)V DS=8,388 V

Con los valores de I D y de V DS puedo determinar en qué zona se encuentra operando el transistor, de acuerdo a la Imagen 3.

Con los valores y la guía de la imagen obtengo mi Gráfico 1.

Gráfico 1. Identificación de la zona de operación del transistor JFET.

A través del gráfico 1 y la imagen 3, se pudo identificar que la recta de carga estática describe que el transistor está presente en la zona activa.

Teniendo las siguientes ecuaciones características del análisis del JFET:

gmo=2(I DSS)V GS (off )

gm=gmo(1−V GS

V GS (off ))

Según las ecuaciones características del análisis del JFET puedo determinar el valor del gmo y gmcon los datos de la Tabla 1.

gmo=1,667 mSgm=0,95mS

Estudio en AC (alterna):

r ' e= VmI D ≈ Is

= 25 mV3,77 mA

=6,63Ω

Teniendo mi β=200, y sabiendo que:Zout=Rc∨(R 1||R 2||β∗r ' e)

Zout=2,4kΩ||15 kΩ∨¿4,7 kΩ||β∗r ' e=0,689 kΩAv=gm(Zout )

Av=0,657Vout=Av∗Vin

Vout=32,85 mV

Segunda Etapa: Amplificación con BJTAhora en la segunda etapa, se considera a partir del divisor de tensión donde R3 será R1 y R4 será R2. El voltaje de

entrada a la base de mi BJT, será el voltaje de salida del Drain del JFET. Se realizará un análisis en DC y AC.

Análisis en DC (continua):

I sat=V cc

Rc+ℜ= 20V

2,2 kΩ+1 kΩ=6,25 mA

Para determinar Ic debo realizar una malla en R2 junto con mi VBE y así determinar mi Ic que es aprox. Ie.

Vb=V CC∗R2

R1+R2=4,77 V

Teniendo Vb:V b - V BE−IcRe=0

Ie≈ Ic=V R2−V BE

ℜ =4,07 mACon Ic, puedo determinar el valor de VCE:

VCC - VRC – VCE – VRE=0V CE=V CC−I C (RC+RE)

V CE=6,976 V

Finalmente estos datos serán útiles para hallar la recta de carga y curva de salida del transistor.

Estudio en AC (alterna):

r ' e= VmI C ≈ Ie

= 25 mV4,07 mA

=6,14 Ω

Según se indica, mi impedancia de salida es: Zout=Rc∨¿RL

Pero en ésta configuración no hay carga, por lo tanto:Zout=2,2 kΩ

Av=Zoutr ´ e

Av=358,3Vout=Av∗Vin

Vout=(358,3)(32,85 mV )Vout=11,77V

Teniendo en cuenta la teoría planteada anteriormente sobre las regiones (corte, saturación y activa) del BJT, se puede hallar y determinar en qué zona se encuentra operando el transistor. Dado que tenemos los valores de Isaturación, Ic, Vce, Vcc.Donde mi punto Q (Vce, Ic)Punto Q: (6,976V , 4,07mA)

Gráfica 2. Identificación del punto Q en una gráfica de Ic(mA) vs. Vce(V), en donde se evidencia un comportamiento lineal decreciente.

A partir de la Gráfica 2, se puede diferenciar que se encuentra en Zona activa. Ahora realizamos la curva de salida para el mismo transistor, sabiendo que mi valor Ic será el mismo pero mi coordenada en el eje de Vce será el determinado cambiando la Ic por la Isaturación ya que será mi Vce de CORTE, obteniendo así:

V CE(sat)=V CC−I sat (RC+RE)V CE(sat)=2,18 V

Y así ubicando las coordenadas se obtiene la gráfica 3.

Gráfica 3. Curva de salida para un transistor BJT, en donde se evidencia el Vce de saturación y la región activa directa.

Los datos tomados experimentalmente se muestran a continuación:

Figura 2. Montaje circuito amplificador de dos etapas, con entrada de 25mVp

En la Imagen 1 se muestra el circuito utilizado para amplificación de dos etapas con FET y BJT cuyos valores usados experimentalmente en los condensadores y resistencias se muestran en la Figura 6 en la parte de anexos; el análisis del comportamiento en la primera etapa debido al FET y sus terminales Gate y Drain, además del comportamiento en el colector y la base del BJT se muestra a continuación:

En la figura 3 se muestra la señal de entrada de 25mVp y el acople producido por el condensador en Gate, para el circuito de la figura 2.

Figura 3. Señal de entrada y acople de 25 mV

En la figura 4 se muestra la señal de entrada del circuito 25mVp, y la ganancia obtenida de 32mVp, este valor de ganancia es el producido por el FET 2N5457.

Figura 4. Señal de entrada y ganancia de la primera etapa de amplificación

En la figura 5 se muestra la señal de entrada de la segunda etapa, producida por el Drain del FET 2N5457 con un valor de 32mVp. Además se muestra la señal de ganancia producida por el circuito luego de las dos etapas con un valor de 5,6Vp.

Figura 5. Señal de entrada y ganancia de la segunda etapa de amplificación

Con la finalidad de darle una organización y claridad a los datos obtenidos tanto en la simulación, cálculos y experimentalmente; se realiza la tabla 2.

Valor Teórico

Valor Simulado

Valor Experimental

Voltaje en Drain (Primera etapa)

32,85mVp 32,167mVp 32mVp

Voltaje de Salida (segunda etapa)

11,77Vpp 11,746Vpp 11,2Vpp

Tabla 2. Valores del voltaje obtenido en la primera y segunda etapa del circuito de amplificación

En la tabla 2 se encuentra el valor del voltaje de salida para la primera etapa producido por el FET (voltaje en drain), el cual para la segunda etapa será el voltaje de entrada del BJT (voltaje en la base), además se muestra el valor de voltaje amplificado gracias a las dos etapas.

Se logra evidenciar una gran cercanía entre los datos obtenidos, cabe aclarar que si se comparar la Figura 6 con la Figura 1, éstos no tendrán los mismos valores de condensadores dado que al momento de realizar el montaje se alteraba el acople y éstos eran variados para promover una estabilidad en la señal obtenida.

CONCLUSIONES.

Un transistor está trabajando en la zona activa cuando la unión de emisor se polariza en directa y la unión de colector en inversa. En el caso de un transistor pnp, para polarizar la unión de emisor en directa habrá que aplicar una tensión positiva del lado del emisor, negativa del lado de la base, o lo que es lo mismo una tensión VBE positiva. De igual manera, para polarizar la unión de colector en inversa hay que aplicar una tensión VCB negativa.

Se sabe que a más etapas conectadas se obtiene mayor amplificación, pero con esto también se amplifica el ruido que está presente en la señal de entrada o los que se introducen en cada etapa; estos se hacen más notorios mientras más etapas tenga el diseño

Los valores obtenidos para los voltajes de salida mediante calculo teorice, simulado y experimental fueron parecidos permitiendo que se corroboran los entre ellos.

Se logró obtener que los acoples no produjeran caídas de tensión, para que a la hora de ver la señal, por ejemplo en la entrada y el gate se notaba el buen acople producido.

Gracias al acople se logró que el voltaje de salida en la primera etapa, es decir en el drain del FET se entregara en su totalidad a la entrada de la segunda etapa (la base del BJT).

REFERENCIAS

[1] Jose Andrés Mergarejo. “EL TRANSISTOR BIPOLAR (BJT)”. Publicado: sábado, 30 de junio de 2012. Disponible el día 11 de Mayo de 2014. Enlace:http://electronicapractica2012.blogspot.com/2012/06/el-transistor-bipolar-bjt.html

[2] Electromagnetismo y Estado Solido II. “Transistores”. Universidad Abierta Interamericana. Facultad de Tecnología Informática.

Disponible el día 11 de Mayo de 2014. Enlace: http://electro2-2007.wikispaces.com/

[3] Naranjo, Freddy. (Autoriza) “Proyecto de Laboratorio final. Amplificadores en cascada”. Universidad Autónoma de Occidente. Dpto. Automática y electrónica. Cali-Colombia. 2011.Disponible el día 11 de Mayo de 2014. Enlace:http://augusta.uao.edu.co/moodle/file.php/1737/2011-01_Proyecto_Lab._Final_-_Amplificadores_en_cascada.pdf

[4] Fairchild Semiconductor. “N-Channel General Purpose Amplifier”.Disponible el día 11 de Mayo de 2014. Enlace: http://pdf.datasheetcatalog.net/datasheet/fairchild/2N5457.pdf

[5] Electrónica Unicrom. “JFET en región de saturación y región ruptura”. Disponible el día 11 de Mayo de 2014. Enlace:http://www.unicrom.com/Tut_JFET_region_saturacion_ruptura.asp

[6] MALVINO, Albert Paul. “Principios de Electrónica”. Sexta edición. Madrid: McGraw-Hill/Interamericana de España, S. A. U, 2000.

ANEXO:

Figura 6. Diagrama esquemático del circuito de amplificación de dos etapas

En la figura 6 se muestran los valores de los elementos utilizados en el montaje del circuito de amplificación de dos etapas, además el mismo permitió la simulación con el software Pspice de los valores de ganancia para ambas etapas.

Simulación 1. Señal en Gate y señal en Drain para la primera etapa.

En la simulación 1 se muestra la señal en Gate de color marrón con un valor de 24,409mVp, y la señal de ganancia del FET medida en Drain con un valor de 32,167mVp

Simulación 2. Señal de entrada de la segunda etapa y ganancia del circuito

En la simulación 2 se muestra la señal en Drain del FET y la señal en la base del BJT que se representan por diferentes colores pero poseen el mismo valor 32,167mVp, la señal grande de color verde representa la ganancia producida por las dos etapas con un valor de 5,8731 Vp.