informe previo 1 ee422n

7/29/2019 informe previo 1 EE422N

1/15

UNIVERSIDAD NACIONAL DE INGENIERA

FACULTAD DE INGENIERA ELECTRICA Y

ELECTRONICA

INFORME PREVIO N 1

AMPLIFICADOR MULTIETAPA

CURSO: LABORATORIO DE CIRCUITOS ELECTRNICOS 2 EE442-N

DOCENTE: NUEZ ZUIGA, TERESA ESTHER

ALUMNO: BUENO QUISPE MARIA ESTHER 20082549F

SECCIN: N FECHA: 3- 09 - 2012GRUPO: 1

MENACHO GARCIA FREDDY 20072523D

MUCHA AQUINO RONALD TOMAS 20074504G


2/15

INFORME PREVIO EXPERIENCIA N1

AMPLIFICADOR MULTIETAPA

1.-Detallar las condiciones para los que un BJT y/o FET opera en baja frecuencia.

Conocidas las frecuencias de corte inferior () y superior () para una configuracin dada solohay que ajustar la frecuencia de la seal que se va a amplificar a un valor menor a la frecuencia,es decir el transistor opera en una zona donde se encuentre linealidad entre las caractersticas de

la seal de entrada y salida (Por lo general cuando la seal de entrada presenta una pequea

amplitud con baja frecuencia, comnmente menores a 25mV y valores contenidas en la banda de

audio-frecuencia, 100Hz-100kHz, respectivamente). Cuando el transistor se encuentra trabajando

en baja frecuencia se considerar el modelo de parmetros hbridos para su funcionamiento, pero

cuando trabaja en alta frecuencia hay que considerar un nuevo modelo en el que juegan un papel

importante las capacitancias parsitas del transistor. Es decir a estas frecuencias, entra en

consideracin las capacidades internas del dispositivo como la capacidad de la juntura BE y BC,

que con el efecto MILLER forman una dependencia con las altas frecuencias muy limitantes por los

efectos sobre sintonizacin de seales, que en esos casos son moduladas.

2.-Para la primera etapa Q1-Q2 del circuito en estudio, escriba la ecuacin, tal que y considerando que los BJT son de silicio.

Se sabe que:

Dada la condicin que:

Luego:

De Q2 sabemos que:


3/15

Derivando respecto a :

[ ]

En la malla que pasa por la base y el emisor de Q2 tenemos que:

Derivando respecto a y despejando se tendr:

Donde S y S representan los factores de estabilidad de respecto a los parmetros y respectivamente.

Finalmente, reemplazando (1) y (2) en (*) tendremos el ndice de variacin de con respecto aT:

[

] { }

3.- Fundamente las razones por los que se disea la ganancia y otros parmetros de un

amplificador independientemente de hfe , hie, etc. del BJT por ejemplo.

Uno de los objetivos en el diseo, es lograr la mxima estabilidad posible de un sistema o red.

Como en el siguiente experimento trabajaremos con BJT, la corriente que circula por el colector es

sensible a los siguientes parmetros:


4/15

: Se incrementa con el aumento de la temperatura

|VBE|: Disminuye cerca de 7.5 mV por cada incremento de la temperatura de un grado Celsius (C).

ICO(corriente de saturacin inversa): se duplica en su valor por cada incremento de 10C en la

temperatura.

Cualquiera de estos factores puede ocasionar que el punto de operacin se desve del punto de

operacin determinado. Haciendo as al sistema demasiado inestable e intil para utilizarlo, de

esta manera se busca la manera de disear el sistema independiente de cualquiera de estos

factores para que la ganancia no se vea afectada, o no vare llegue a ser muy inestable.4.-Disee el circuito amplificador ARGOS1.CIR bajo las siguientes premisas

-Fuente de operacin DC 12V.

- Elementos activos 2N2222A o similares

- Seal de prueba 1Khz 10 mV con resistencia interna de 10K

- Corrientes ICQ mayor igual a 1 mA

- Frecuencia de Corte fi=100 Hz y fs= 5Khz

- Ganancia de frecuencias medias 350 (Aprox.)

Se laa ganancia total 896, nos excedemos del valor de 350 por que el valor de la fuente continua

es muy cercano al valor pico - pico de nuestra seal de salida, optamos por:

G12=32 y G34=28 (ganancias)

Adoptamos hfe=150 para todos los transistores dado que este es su valor sugerido por el manual

Adoptamos : SI = 11 y fa=0.8

Entonces: Rb/R5=10

Adems: Zin = Rb//(hie+R5 hfe) con un : fa = Zin/(Zin+Ri)

como Ri=10k y Rb >>40k pero como sabemos que Rb> 110k y R3>> 62K


5/15

asumimos Vce1=6.5V

y adems :V1=10V con R4=(V+ V1)/Icq1 >> 2k

como V5=2.8v adoptamos Icq2=1.11mA

y R7+R8=2.8/1.11=2.51k

dado que G1=fa=0.8 G2=G12/G1=32 /0.8=40

adems R5 0.11k

dado que G2=32 =R6/R7

entonces R6>> 3.6k

adems R8=2.51-R7>> 2.4K

tenemos entonces el circuito equivalente para la primera etapa Vin'=400mV y Ri'=3.6k

nuevamente sabemos fa=0.8

fa = Zin/(Zin+Ri) y Zin>> 15.12k >> Rb

tomamos Icq3=1.4mA y V8=2.1 V

y R12>> 1.5kW

Como R12 0.091k

V7=2.8 v y V10=1.47v en consecuencia al valor de V8=2.1v

dado que G3=0.8 G34/G3=G4=36=R13/R14

Como V7=2.8 v y Rb=15.12k y R9>> 62k y R10>> 20k

Sea Vceq3=4.3v

Y V6=6.4v , tambin R11=( V+V6)/Icq3>>3.9kW

Dado que V10=1.47V y (R14+R15)=V10/Icq4

asumimos Icq4=2mA

Tendremos entonces que R14+R15>> 0.735kW y R15=0.65k

Para que l ultimo transistor se mantenga operando elegimos Vce4=4V

Por tanto V9>> 5.47V y R13>>3.3k


6/15

5. Simular el circuito

Diagrama de Ganancia

1258,92541 49,8341009

1995,26231 47,8951328

3162,27766 43,6338121

5011,87234 35,8838119

7943,28235 25,312974810000 19,9846262

12589,2541 15,2601737

19952,6231 8,49355374

31622,7766 4,95822399

50118,7234 3,36062037

79432,8235 2,68593923

100000 2,51600999

X--Trace

1::[V(16)]

Y--Trace

1::[V(16)]

10 1,46093281

15,8489319 4,38192252

25,1188643 10,8474658

39,8107171 21,2478131

63,0957344 32,862324879,4328235 37,8489657

100 41,8703722

125,892541 44,8948327

199,526231 48,5137182

316,227766 50,0892143

501,187234 50,6330094

R110k

R2100k

R368k

R42.2k

R53.9k

R63.3k

R701k

R82.2k

R968k

R1022k

R113.9k

R121.5k

R133.3k

R140.1k

R150.68k

R1610k

C1

0.22F

C247F

C3

0.15F

C4

0.22F

C547F

C6

1.8nF

C7

1.2nFQ1

2N2222AQ2

2N2222A

Q3

2N2222A Q4

2N2222A

V1

10mVrms

1kHz

0

V212 V


7/15

Repuesta del amplificador a la frecuencia de 1KHz

El voltaje de entrada es:

14.14mV

El voltaje de salida es:

540mV

Como la relacin entre el

Voltaje de Entrada y el

Voltaje de Salida no estn

desfasados entonces sepuede concluir que la

ganancia es mayor de cero.

X--Trace

1::[V(16)]

Y--Trace

1::[V(16)]

10 -160,13832

15,8489319 175,860324

25,1188643 145,414652

31,6227766 128,88817350,1187234 95,9386375

79,4328235 66,5899411

100 54,1844436

125,892541 43,459785

199,526231 26,6684675

316,227766 14,6968958

501,187234 5,64545379

794,328235 -2,22897171

X--Trace

1::[V(16)]

Y--Trace

1::[V(16)]

1000 -6,22002635

1258,92541 -10,5000997

1995,26231 -20,6571121

3162,27766 -33,9117179

6309,57344 -58,9085527

7943,28235 -67,0552842

10000 -73,9559662

12589,2541 -78,8741175

19952,6231 -80,7811039

31622,7766 -72,0287536

50118,7234 -57,0171803

79432,8235 -42,0948154

100000 -36,049472


8/15

6. Comprobar que las junturas Base-Emisor trabajan en el rgimen lineal y de mnima distorsin

armnica, basado en los diagramas de Bode del circuito:

Grafica de V(Q2N2222 ) Y Vi

Analizando con frecuencia variable

(diagrama de Bode)

- Grafica de V(Q4)/ ViMagnitud

Fase


9/15

Se observa que la relacin entre V(Q4)/ Vi se va a mantener casi constante de 10Hz a 100kHz

- Grafica de V(Q2)/ ViMagnitud

Fase

Se observa que la relacin entre V(Q2)/ Vi se va a mantener casi constante de 10Hz a 100kHz

7.-Presente los diagramas de Bode.

V13/V12


10/15

V3/V12

V14/V3


11/15

V4/V12


12/15

V16/V8

V16/V12


13/15

V8/V4


14/15

R110k

R2100k

R368k

R42.2k

R53.9k

R63.3k

R701k

R82.2k

R968k

R1022k

R113.9k

R121.5k

R133.3k

R140.1k

R150.68k

R1610k

C1

0.22F

C2

47F

C3

0.15F

C4

0.22F

C547F

C6

1.8nF

C7

1.2nFQ1

2N2222AQ2

2N2222A

Q3

2N2222A Q4

2N2222A

V1

10mVrms

1kHz

0

V212 V

U1DC 10MOhm2.294 V

+

-

U2

DC 10MOhm

5.800 V

+ -

U3

DC 10MOhm

5.683 V

+ -

U4DC 10MO1.309 V

+

-

U5

DC 10MOhm

3.629 V

+-

U6

DC 10MOhm

5.181 V

+-

U7

DC 10MOhm

4.578 V

+-

V9/V8


15/15

informe previo 1 ee422n

Documents