INFORME DE LABORATORIO N 2 SISTEMAS DIGITALES I1. Juan y Mara Prez tienen dos hijos, Jos y Susana. Cuando salen a comer van a un restaurante que solo sirve hamburguesas o a uno que solo sirve pollo. Antes de salir la familia vota para elegir el restaurante. Gana la mayora excepto cuando los paps estn de acuerdo, en cuyo caso ellos ganan. Cualquier otro empate implica ir al restaurante de pollo. Disear e implementar el circuito lgico que seleccione en forma automtica el restaurante elegido cuando toda la familia vota, emplee en el diseo compuertas NAND.

ABCDPH

000001

000101

001001

001101

010001

010110

011010

011110

100001

100110

101010

101110

110010

110110

111010

111110

2. El circuito BB debe servir como interface entre dos computadoras como se muestra en la figura 1. Las primeras cuatro letras del alfabeto debe transmitirse intermitentemente de la computadora 1 a la computadora 2. En la computadora 1 estas letras se combinan en tres lneas X1, X2, X3 como se indica en la tabla 2. En la computadora 2 se combina en dos lneas Y1, Y2 como se indica en la tabla 3 implementar en el laboratorio el circuito minimo BB con compuertas NORS.

A B C D A B C D X1 0 1 1 0 1 Y1 0 0 1 1 X2 1 0 1 0 0 Y2 0 1 0 1X1X2X3Y1Y2

00010

00110

01000

01100

10000

10111

11001

11101

X3 x 0 x x 1

b. Implementando con compuertas logicas

3. Minimizar la siguiente funcin de tres variables empleado el mtodo de mapas de Karnaugh

Implementando con compuertas lgicas y simulando para encontrar la tabla de verdad.ABCF

00000

10010

20100

30111

41001

51011

61101

71111

a. Simplificando por Mapas de Karnaugh

Implementar la funcin mnima para registrarla cuando las seales de control R, S, T tengan los siguientes valores f(R, S, T)= (1, 2, 3, 5, 7)

b. Simplificando por Mapas de KarnaughABCFG

000000

100101

201001

301101

410010

510101

611010

711111

c. Implementando con compuertas lgicas.

4.- REDUCIR LAS EXPRESIONES DE BOOLE E IMPLEMENTE COM COMPUERTAS NANDS a =ABC + ABC + ABC + ABC + ABC A CINCO LITERALES =AB(C+C) + AB(C+C) + ABC = AB + AB + ABC = AB + B(A+ AC)a= AB + B(A + C)

b = BC + AC + AB + BCD A CUATRO LITERALES = BC(1 + D) + AC + AB = BC + AC + AB b = BC + AC c = [(CD) + A] + A + CD + AB A TRES LITERALES = (CD)A + A + CD + AB =(CD)A + A( 1 + B ) + CD = (CD)A + A + CD = CD (A + 1) + Ac = CD + A.

d = (A + C + D)(A + C + D)(A + C + D)(A + B) A CUATRO LITERALES = (A+C) + (A+C)D + D(A+C) + (A +AB + A(C + B(C+D))) = (A+C) + (A + A(C + D)) + B(C + D) = (A+C) + (A + B(C + D)) d = A + BCD.

ABCDCD

000000

000100

001000

001111

010000

010100

011000

011110

100011

100111

101011

101111

110011

110111

111011

111111

ABCAb

00010

00110

01000

01111

10001

10100

11011

11111

5. Dada la funcin Boolena no especificada completamente: Implemente en el laboratorio la funcin mnima con compuertas NAND

VWXYZMax Min

000000XX

100001

20001001

300011XX

400100

50010101

600110XX

700111

80100001

90100101

100101001

110101101

120110001

130110101

1401110

150111101

VWXYZMaxMin

161000001

1710001

181001001

1910011XX

2010100

2110101

2210110

2310111

241100001

251100101

261101001

271101101

281110001

291110101

3011110XX

311111101

Para poder trabajar con el mtodo de Quine McKluskey utilizaremos los min trminos.

Entradas:

1era Comparacin:

2da comparacin

Implicantes Primos

Implicantes primos esenciales

6. Con el uso de mapas de Karnaugh, encuentre la forma ms simple en suma de productos de la funcin F=f.g, donde f y g estn dados por:

a. Tabla de VerdadABCDfgF

00000000

10001100

20010100

30011010

40100000

50101100

60110111

70111000

81000000

91001111

101010100

111011000

121100100

131101111

141110010

151111000

a. Mapa de Karnaugh

b. Implementando con compuertas lgicas

c. Implementando con compuertas NAND

7. Minimice la siguiente funcin mediante el mtodo de Quine Mc Cluskey, halle los TIPE y los TIPNE, implemente en el laboratorio la funcin empleando compuertas NANDs y diga cuantos niveles de lgica tiene el circuito.

ABCDES

100000

100011

10010X

100110

101000

101010

101101

101110

110000

110010

110100

110111

111001

11101X

11110X

11111X

ABCDES

000000

000011

000100

000110

001001

001010

001101

001110

010000

010011

010100

010110

01100X

011010

011101

011110

Primera TablaSegunda Tabla0 0 0 0 10 - 0 0 10 0 1 0 0- 0 0 0 10 0 1 1 00 0 1 - 00 1 0 0 10 - 1 0 00 1 1 0 0- 0 1 1 01 0 0 0 1- 1 1 0 01 0 0 1 01 0 - 1 01 0 1 1 01 - 1 1 01 1 1 0 01 1 1 0 -1 1 0 1 11 1 - 1 11 1 1 0 11 1 1 1 01 1 1 1 1Una vez ya reducida obtenemos la tabla de los implicantes primos, dando como resultado:TIPETIPE secundarios0 - 0 0 11 0 - 1 0- 0 0 0 11 1 1 - -0 - 1 - 01 1 - 1 1

Obteniendo de esta manera la siguiente expresin booleana

a. Cuya comprobacin es el mapa de Karnaugh obtenido.

b. La implementacin con compuertas NAND es la siguiente:

8. Disear e implementar en el laboratorio un conversor de cdigo que convierta el cdigo EXCESO 3- GRAY al cdigo AIKEN, emplee en el diseo de compuertas, NOR-EXCLUSIVAS de dos entradas.DECIMALEXCESO3-GRAYAIKEN

ABCDF1F2F3F4

000110000

100100001

201100010

301110011

401010100

501001011

611001100

711011101

811111110

911101111

F1: F1=

F2:F2=

F3:F3=

F4:F4=

9. Un cdigo BCD se transmite a un receptor lejano. Los bits son A3, A2, A1, A0 con A3 como MSB. El circuito receptor contiene un circuito detector de errores BCD que examina el cdigo recibido para ver si es un cdigo BCD legal (es decir