equivalencias de ls compuertas basicas por transistores mos g4
TRANSCRIPT
Contenido:
1). Definiciones de parámetros de corriente y voltaje
2). Compuertas lógicas CMOS:
Circuitos básicos, características eléctricas, retados
de propagación
3). Compuertas lógicas TTL:
Circuitos básicos, características eléctricas,
retados de propagación
4). Análisis de transitorios
1). Definiciones de parámetros de corriente y voltaje
Nivel lógico: es un rango de valores, corriente o cualquier otra cantidad física que representa el valor de una variable lógica (1 o 0). En CMOS; TTL y ECL los niveles lógicos se representan mediante rangos de voltaje. En el nivel alto(H) es el rango mas positivo y en el nivel bajo (L) es el rango mas negativo.
Inmunidad al ruido: Es la capacidad de un circuito lógico para soportar señales de ruido superpuestas al nivel lógico en su entrada.
Niveles lógicos y márgenes de ruido
Voltaje de entrada minio de nivel alto (V (IHmin) )
Voltaje de salida mínimo de nivel alto (V (OHmin) )
Voltaje de entrada máximo de nivel bajo (V (ILmax) )
Voltaje de salida máximo de nivel bajo (V (OLmax) )
Corriente de entrada de nivel alto(I IH)
Corriente de salida de nivel alto (I OH)
Corriente de entrada de nivel bajo (IIL)
Corriente se salida de nivel bajo (IOL)
MOS Transistores MOS
VIN
gatedrain
source
Vgs
+
gatedrain
source
Vgs
+
NMOS
PMOS
Resistencia controlada por voltaje
Resistencia controlada por voltaje: Al reducir
Vgs se reduce Rds
Nota: normalmente Vgs 0
Resistencia controlada por voltaje: Al
incrementar Vgs se reduce Rds
Nota: normalmente Vgs 0
Vgs
Vgs
VIN Q1 Q1 VOUT
0.0 (L) off on 5.0 V(L)
5.0 (H) on off 0.0 V(H)
Inversor CMOS
VDD = +5 V
Q2 (canal P)
Vsalida
Q1 (canal N)
Ventrada
entrada Salida
Compuerta básica CMOS!
Modelo de conmutadores
VOUT= HVIN = L
VDD
VOUT= LVIN = H
VDD
Símbolos alternos para los transistores…
VDD = +5.0 V
VOUT
Q1
VIN
Q2 (canal P)
VOUT
Q1 (canal N)
“on” cuando VIN
está en bajo (L)
“on” cuando VIN
esta en alto (H)
Características de las compuertas CMOS
No hay flujo de corriente DC en el terminal “gate” (puerta) del MOSFET.
sin embargo, la puerta tiene una capacitancia, donde se requiere corriente para la conmutación de potencia.
No hay corriente en la estructura de salida, excepto durante la conmutación.
Ambos transistores parcialmente en conducción
Consumo de potencia relacionado con la frecuencia
Señales con tiempos de subida lentos para mas potencia
Estructura de salida simétrica.
Manejo igual de fuerte en los estados ALTO y BAJO
VDD = +5 V
Q2 (canal P)
VOUT
Q1 (canal N)
VIN
Compuertas NAND CMOS
A B Q1 Q2 Q3 Q4 Z
L L Off On Off On H
L H Off On On Off H
H L On Off Off On H
H H On Off On Off L
A
Z
B
• Usa 2n transistores para una compuerta de n entradas
Buffer no inversor
Compuerta AND de dos entradas
Compuertas NOR CMOS
Como la NAND: 2n transistores para una compuerta de n
entradas
NAND vs. NOR
Para un área de silicio dada, los transistores PMOS
son más “débiles” que los transistores NMOS.
El Número de entradas en una compuerta
es limitado
NAND CMOS de 8 entradas
I1
I2
I3
I4
I5
I6
I7
I8
OUTOUT I4
I5
I6
I7
I8
I1
I2
I3
CMOS: Características Eléctricas
El anterior análisis digital sólo es válido si los circuitos operan dentro de las
especificaciones.
– Tensión de alimentación
– Temperatura
– Calidad de la señal de entrada
– Carga de salida
Hay que hacer algo de análisis “analógico” para probar que los circuitos operan dentro
de las especificaciones.
– Cargabilidad de salida (Fanout)
– Análisis de tiempo: tiempos de establecimiento y mantenimiento (setup and hold times)
Cargabilidad en DC
Una salida debe drenar
corriente de la carga
cuando se encuentre en
el estado BAJO (L).
Una salida debe surtir
corriente a una carga
cuando se encuentre en
estado ALTO (H).
Reducción del voltaje de salida
La resistencia del transistor en “off” es > 1 M, pero la del
transistor en “on” no es cero,
– Existirá una caída de voltaje a través del transistor en “on”,
V= IR
Para cargas “CMOS”, la corriente y la caída de tensión son
despreciables.
Para entradas TTL, LEDs, terminaciones u otras cargas
resistivas las corrientes y la caída de tensión son
significativas y deben ser calculadas.
Cálculo de las tensiones y corrientes de
carga: observaciones
Se deben conocer las resistencias en “on” y en “off” de los
transistores.
Si existen corrientes de fuga significativas, éstas deben
tomarse en cuenta.
Se deben conocer las características de la carga
– Equivalente de Thevenin
Calcular para el estado ALTO y BAJO
Limitaciones en la carga DC
Si Ia carga es excesiva, el voltaje de salida se irá fuera del rango
válido de voltaje para un nivel lógico.
VOHmin, VIHmin
VOLmax, VILmax
Especificaciones de capacidad decarga en la salida
VOLmax y VOHmin se especifican para ciertos valores de corriente de salida,
IOLmax y IOHmax.
– No es necesario conocer detalles sobre el circuito de salida, sólo la
carga.
Especificaciones de carga de la entrada
Cada entrada de compuerta requiere cierta cantidad de corriente para manejarla en el
estado ALTO y en el estado BAJO.
– Estos valores son especificados por el fabricante.
Consideraciones para el cálculo del Fanout
– (Estado BAJO) La suma de los valores de IIL de las entradas manejadas no debe exceder el
IOLmax de la salida que las maneja.
– (Estado ALTO) LA suma de los valores de IIH de las entradas manejadas no debe exceder el
IOHmax de la salida que las maneja.
– Se necesita el equivalente Thevenin de las cargas que no son entradas de compuertas (LEDs,
resistores de terminación, etc.) para hacer los cálculos.
Hojas de datos del fabricante
74HCT00
Bibliografía
WAKERLY, J. (2001). DISEÑO DIGITAL, Principios y Prácticas. México: PEARSON EDUCACIÓN.