compuertas lógicas.pdf

5/24/2018 Compuertas L gicas.pdf

1/43

Indice de Prcticas

Hojas de Datos Tcnicos. .... 39

Bibliografia ... 42

Prctica No. 1. Compuertas Lgicas Bsicas .. 1

Prctica No.2. Comparador Lgico . 4

Prctica No. 3. Reduccin de Funciones . 8

Prctica No.4 Circuitos Sumador y Restador Binario . 11

Prctica No.5. Multiplexor y Demultiplexor .. 14

Prctica No.6. Decodificadores . 18

Prctica No.7. Biestables 21

Practica No. 8. Registros de Corrimiento ... 24

Pracitca No.9. Circuitos Contador Asincronos .. 28

Prctica No. 10 Circuitos Contador Sincronos .. 31

Prctica No. 11 Memorias .... 35


2/43

OBJETIVO:

Comprobar el funcionamiento de las compuertas lgicas bsicas de la familia lgica de la electrnica digital (TTL)partir de sus tablas de funcionamiento.

INTRODUCCIN:

La electrnica digital ha alcanzado una gran difusin debido a que es relativamente sencillo y barato construir sistemdigitales. La electrnica digital es aplicada en extensas reas de la actividad humana tales como: instrumentos dmedicin, computacin, calculadoras, aparatos de entretenimiento, equipo biomdico, telecomunicaciones, etc.

En la presente prctica se ver el anlisis de los dispositivos bsicos de la electrnica digital que son las compuertlgicas: AND, NAND, OR, NOR, NOT, OR EXCLUSIVA y NOR EXCLUSIVA.

La tabla de verdad es el elemento que nos define el funcionamiento exacto de la compuerta, y se obtendr con la ayuddel LED como indicadores lgicos de la entrada y la salida de cada compuerta.

Cuando el LED encienda indicar 1 lgico (VCC) mientras que cuando el LED permanezca apagado indicar unlgico o tierra (GND). Los diodos emisores de luz estarn conectados en serie con una resistencia, con el fin de limitla corriente que circula a travs de ellos.

ACTIVIDADES PREVIAS A LA PRCTICA:

1. Simular los circuitos de las figuras 1.1 al 1.8.2. Mediante el lgebra booleana obtenga las funciones resultantes de los circuitos de las funciones 1.7 y 1.8.3. El alumno deber traer los circuitos armados al entrar al laboratorio

EQUIPO:

Fuente de voltaje de C.D.

MATERIAL:

Alambre telefnico para conexin 1 Circuito integrado 74001 Tableta de conexiones 1 Circuito integrado 74021 Pinza de punta 1 Circuito integrado 74041 Pinza de corte 1 Circuito integrado 74084 Juegos de caimn caimn 1 Circuito integrado 74324 Juegos de caimn banana 1 Circuito integrado 7486

3 Resistencias de 330a watt.3 Diodos emisores de luz (LEDs)

PROCEDIMIENTO EXPERIMENTAL:1) Cuidando la correcta polarizacin de los circuitos integrados (ver apndice) y considerando los estados lgicos d

las tablas que se muestra a continuacin, llene las tablas de verdad para los circuitos de las figuras de la 1.1 al 1.8

Nota: Para el circuito de la figura 1.1, deje las dos entradas desconectadas (al aire) y observe qu pasa c

el led de salida.

Estados Lgicos

0V = 0 Lgico

5V = 1 Lgico

PRCTICA 1: COMPUETAS LOGICAS BSICAS


3/43

Figura 1.1 Tabla 1.1






A B F

0 0

0 1

1 0

1 1

A B F

0 0

0 1

1 0

1 1

A B F

0 0

0 1

1 0

1 1

A B F

0 0

0 1

1 0

1 1

A B F

0 0

0 1

1 0

1 1

A F0

1


4/43



CUESTIONARIO

1. Obtenga la expresin booleana de cada uno de los circuitos armados en la prctica a partir de los resultadobtenidos en las tablas.

2. Del circuito de la figura 1.1 a que estado lgico corresponde un datode entrada desconectada o al aire.

3. De las tablas de verdad 1.7 y 1.8, a que compuerta lgica corresponde cada arreglo de compuertas.

4. Obtenga la tabla de verdad para los siguientes circuitos y diga a que compuerta lgica corresponde segn latablas de verdad.

5. De acuerdo a los circuitos b y d del inciso anterior, diga qu funcin realiza una compuerta NOR y NAND con lterminales cortocircuitadas.

CONCLUSIONES:

BIBLIOGRAFIA:

A B F

0 0

0 1

1 0

1 1

A B F

0 0

0 1

1 01 1


5/43

PRCTICA 2: COMPARADORES LOGICOSOBJETIVO:Introducir al alumno en el conocimiento y utilizacin de los circuitos integrados de la familia digital TTmediante la combinacin de compuertas lgicas de dicha familia.

INTRODUCCION:En la actualidad, prevalecen bsicamente algunas familias de circuitos integrados digitales. A saber:

- RTL (Lgica resistortransistor)

- DTL (Lgica diodotransistor)

- TTL (Lgica transistor-transistor)

- ECL (Lgica acoplo-emisor)

- IIL (Lgica de inyeccin integrada)

- HIL (Lgica de alto umbral)

- MOS (Lgica metal-oxido-semiconductor)

- CMOS (Lgica metal-oxido-semiconductor complementaria)- Etc.

Las diversas familias tienen diferente aplicacin, segn su velocidad, potencia, inmunidad al ruido, consumde energa, grado de integracin y costo, principalmente. Cabe destacar entre los circuitos integraddigitales a la familia TTL, puesto que es el ms verstil y de bajo costo por lo que ser la familia lgica qgeneralmente se emplear en este curso de laboratorio.La compuerta bsica ms verstil de la familia TTL es la NAND, a partir de la cual se harn variarreglos para realizar diversas funciones lgicas tiles. La utilizacin de compuertas NAND de dos entrad(circuito integrado 7400) para suplantar otras compuertas puede tener, en algunas aplicaciones, cierventajas.


1. Simular los circuitos de las figuras 2.1, 2.2 y el diseo que se pide.2. Mediante el lgebra booleana obtenga las funciones resultantes de los circuitos de las funciones 2.1 y 2.2.2. Investigar cmo funciona un circuito de colector abierto y de tercer estado.3. El alumno deber traer los circuito armado al entrar al laboratorio.

EQUIPO:

1 Fuente de voltaje de C.D.

MATERIAL:

1 Tableta de conexiones 3 Diodos emisores de luz1 Pinza de corte 3 Resistencias de 330a watt.1 Pinza de punta Alambre telefnico para conexin4 Juegos de caimn caimn4 Juegos de caimn banana

Definir los circuitos integrados utilizados en la prctica y en los diseos


6/43

PROCEDIMIENTO EXPERIMENTAL:

1)Arme los circuitos de las figuras de la 2.1, hasta la 2.3, observe las salidas indicadas en cada uno de l

circuitos. Aqu se muestran comparadores de magnitud para cada uno de los circuitos.

2)Llene las tablas de verdad de las figuras de la 2.1 a la 2.3 observando para las todas las funcion

resultantes, que diodo luminoso se prende cuando A>B, A


7/43

Figura 2.3

3) Diseo 1: Se desea disear un comparador lgico de dos nmeros, cada uno de ellos de 2 bits en

cual nicamente se tendr salida cuando el primero sea mayor que el segundo (A1A0> B1B0). Dich

diseo debe de emplearse con el menor nmero de compuertas lgicas posibles de 2 entradas.

Para este diseo se emplear la tabla de verdad del circuito a disear y se reducir la funcin por mapas d

Karnaugh, tabla 2.4.

A B F7

0 0

0 1

1 01 1

A C F9

0 0

0 1

1 0

1 1

B C F8

0 0

0 1

1 0

1 1

B1 B0 A1 A0 F

0 0 0 0 0

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 0

0 1 1 0 1

1 1 1 1 1

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 1

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0

F7

F8

F9

00 01 11 10

00

01

11

10

0 1 1 1

0 0 1 1

0 0 0 0

0 0 1 0

A1

B1

A0

B0

F = A1B1+ A0B1B0+ A1A0B0

F = A1B1 + [A0(B1B0)+ (A1A0)B0]

Tabla 2.4


8/43

Arme el circuito de la funcin de la tabla 2.4 y compruebe su funcionamiento con la tabla.

CUESTIONARIO:1) La tabla de verdad de las funcines F2y F5, a que compuerta lgica corresponden cada una.

2) Analizando las tablas de verdad de las funciones desde F1hasta F9mencione cual funcin de las 9 q

se presentan anteriormente corresponde para tener el caso de A>B

3) De forma similar cuales corresponden para, A


9/43

PRCTICA 3: REDUCCIN DE FUNCIONESOBJETIVO:Introducir al alumno a la solucin de problemas lgicos, mediante la aplicacin del lgebra de Boole y mtodos minimizacin comunes, adems, incrementar la habilidad del estudiante en el manejo de circuitos integrados digitales

INTRODUCCION:Dada la necesidad de que los alumnos aprendan a solucionar con facilidad diversas funciones lgicas reales, mediancomponentes electrnicos, aqu se vern 2 problemas lgicos, para cuya solucin se siguen 3 pasos fundamentales:

a) Expresin de las funciones booleanas que satisfagan el problema

b) Minimizar las funciones booleanas

c) Implementacin de las funciones minimizadas por medio de compuertas lgicas digitales.

Para la solucin de cualquier problemas y poder plasmarlo con circuitos integrados, estos llevarn los pasmencionados anteriormente, por lo que el alumno disear y armar los circuitos lgicos y comprobar su tabla verdad.

El alumno deber manejar los conceptos de lgebra de Boole, compuertas lgicas, minimizacin de funciones lgicasimplementacin de funciones con circuitos integrados digitales.


1. Simular los circuitos de los diseos que se piden en sta prctica.2. El alumno deber traer los circuitos armados al entrar al laboratorio3. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica4. Mediante el lgebra booleana obtenga las funciones resultantes de los diseos

EQUIPO:

1 Fuente de C.D.

MATERIAL:

1 Tableta de conexiones 2 Capacitores de 47 uF1 Pinzas de corte 2 Capacitores de 10 uF1 Pinza de punta Alambres telefnico para conexiones4 Juegos de caimn caimn4 Juegos de caimn banana

3 Resistencias de 330a watt.

3 Diodos emisores de luzDefinir los circuitos integrados utilizados en la prctica y en los diseos


1) Diseo 1: El equipo de ftbol Atltico Lgico F.A. (A.L.F.A.) juega en una liga que consta de 9 equipos,

total. Si asignamos a cada equipo con un nmero del 0 al 8, siendo el A.L.F.A. el equipo con el nmero 8, lo

pronsticos de resultado, al jugar este ltimo con cualquiera de los otros ocho equipos, sern los mostrados en

Tabla 3.1.


10/43

EQUIPOATLETICO LGICO F.A.

GANA EMPATA PIERDE

0 X

1 X

2 X X

3 X

4 X

5 X X

6 X X

7 X X

8 NO JUEGA CONTRA EL MISMO

Tabla 3.1

Ntese que el resultado con algunos equipos no se puede predecir con exactitud, por lo que el partido emarcado con ms de una X.Empleando las tcnicas de reduccin de funciones, disee un circuito combinacional para visualizar en lleds las funciones de G (gana), E (empate) y P (pierde). Compruebe la tabla de verdad de su diseo con el fin dobservar si concuerda con los pronsticos definidos en la tabla 3.1.

2) Diseo 2: Se desea disear un circuito que indique si una transfusin de sangre es posible entre d

grupos sanguneos determinados. El circuito deber tener dos juegos de terminales de entrada, uno p

el cdigo del grupo sanguneo que pretende donar y otro para el cdigo del receptor. La tabla 3.2 ind

las leyes que rigen la compatibilidad entre los grupos sanguneos O, A, B y AB.

DONADOR RECEPTOR TRANSFUSIN

O O SI

O A SI

O B SI

O AB SI

A O NO

A A SI

A B NO

A AB SI

B O NO

B A NO

B B SI


11/43

B AB SI

AB O NO

AB A NO

AB B NO

AB AB SI

Tabla 3.2

Si se codifican los grupos sanguneos en base a la tabla 3.3, disee un circuito combinacional que represente compatibilidad existente entre los grupos sanguneos, dicho diseo deber de tener la menor cantidad posible compuertas lgicas.

Tipo de sangre O A B AB

Cdigo 0 0 0 1 1 0 1 1

Tabla 3.3

Compruebe la tabla de verdad de su diseo con el fin de observar si concuerda con las leyes de compatibilidad

transfusin.

Arme el circuito mostrado en la figura 3.1. Observe su funcionamiento y comntelo.

Figura 3.1

Cambie los capacitores de 47 uF por los de 10 uF., y observe lo que sucede

CUESTIONARIO:

1.- Disee un circuito que satisfaga la tabla de verdad 3.1 empleando exclusivamente compuertas NAND 2 entradas.

2.- Del circuito de la figura 3.1 que sucedi al cambiar los capacitores.

CONCLUSIONES:

BIBLIOGRAFIA:


12/43

PRCTICA 4: CIRCUITOSUMADOR y RESTADORBINARIOOBJETIVO:Comprobar el funcionamiento de circuitos digitales capaces de ejecutar operaciones aritmticas elementalmediante la implementacin y prueba de sumadores y restadores con circuitos integrados.

INTRODUCCION:Dada la naturaleza binaria (unos y ceros) de los sistemas digitales, la realizacin de operaciones aritmticcomunes no requieren de circuitos de alta complejidad en ellos, por lo que dichos sistemas han encontradocampo de aplicacin cada vez mayor. Considerando esto, se observa la gran importancia que reviste el quealumno se familiarice con algunos de los circuitos digitales aritmticos ms elementales. Para ello, esprctica trata tres secciones: la primera involucra un medio sumador y un medio restador de un bit;siguiente, muestra un circuito que realiza la funcin de sumador completo o restador completo, dependiende una entrada de control. Finalmente, se tiene un circuito integrado comercial que efecta la suma complede dos datos de 4 bits cada uno.Para la realizacin de esta prctica es necesario que el alumno conozca la diferencia entre un medio-sumado restador y un sumador o restador completo, adems de dominar la aritmtica binaria.

Simbologa utilizada:A= audendo (en suma) o minuendo (en resta),

B= adendo (en suma) o sustraendo (en resta),

S= resultado de una suma A+B A+B+Ci ,

R= resultado de una resta A-B A-B-Bi ,

Cyi= acarreo de entrada (de una suma anterior),

Cyo= acarreo de salida (de la suma efectuada),

Bwi= debe de entrada (de una resta anterior),

Bwo= debe de salida (de la resta efectuada).


1. Simular los circuitos de los diseos que se piden en sta prctica.2. El alumno deber traer los circuitos armados al entrar al laboratorio3. Investigar la configuracin de los Circuitos Integrados utilizados en esta prctica4. Mediante el lgebra booleana obtener las funciones resultantes de los diseos5. Cmo conectara una compuerta NOR-EXCLUSIVA (OR-EXCLUSIVA) para que funcione como un circui

inversor?

EQUIPO:1 Fuente de C.D.

MATERIAL:1 Tableta de conexiones1 Pinza de punta1 Pinza de corte4 Juegos de caimn caimn

4 Juegos de caimn banana2 Diodos emisores de luz

2 Resistencias 330 ohm, W

Alambre telefnico para conexiones



13/43


Construya el circuito medio sumador de la Fig. 4.1, cuidando de alimentar correctamente cada componentllene la tabla de verdad.

Figura 4.1

1) Agregue una compuerta NAND arreglada como inversor al circuito anterior de manera que sea similar al mostrad

en la figura 4.2 (medio restador) y llene la tabla.

Figura 4.2

2) Diseo1: Disee un circuito sumador/restador completo y llene la tabla 4.1 y 4.2, de tal manera que si:

X = 0 funcione como sumador

X = 1 funcione como restador

Tabla 4.1 Tabla 4.2

A B Cyo S

0 0

0 1

1 0

1 1

A B Bwo R

0 0

0 1

1 0

1 1

Para X = 0

A B Cyi S Cyo

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Para X = 1

A B Bwi R Bwo

0 0 00 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1


14/43

3) Diseo 2: Disee un circuito restador de 4 bits empleando el circuito integrado 7483 (sumador de 4 bits)

compruebe el diseo llenando la tabla 4.3 para los siguientes casos.( Ai - Bi - Cyi)

A3-A0 B3-B0 Cyi

15 5 0

2 2 0

8 4 1

12 15 1

Introduzca los valores necesarios en binario para las entradas de Ai, Bi y Cyi, anote los resultados de las sum

correspondientes en la Tabla 4.3. Nota: Observe que la tabla de verdad completa para el 7483 tendra 512 estados

No. A3 A2 A1 A0 B3 B2 B1 B0 Cyi S3 S2 S1 S0 Cyo Decimal

1

2

3

4

Tabla 4.3

CUESTIONARIO:

1) Cul es la diferencia entre un sumador completo y un medio sumador?

2) Diseo de un restador de 4 bits empleando un C.I. 7483 (sumador de 4 bits);

a) Por complemento a 2.

3) Dibuje el circuito de un sumador completo de 16 bits, empleando circuitos integrados 7483.

CONCLUSIONES:

BIBLIOGRAFIA:


15/43

PRCTICA 5: MULTIPLEXOR y DEMULTIPLEXOR

OBJETIVO:Comprobar el funcionamiento de los sistemas multiplexores y demultiplexores en circuitos selectores

decodificadores de informacin binaria, as como en transmisores y receptores de datos.

INTRODUCCION:Cuando se tienen varias entradas y una sola salida y se desea seleccionar una sola de las entradas para que pase a

salida, se utiliza un circuito multiplexor, mientras que cuando se tiene el caso opuesto (una entrada y varias salida

y se desea activar con la entrada una sola de las salidas, se emplea un demultiplexor. Debido al funcionamiento d

estos circuitos, se suele llamarlos selectores (el demultiplexor tambin puede trabajar como circuito decodificador

En la presente prctica se probar, primeramente, la funcin de seleccin de un multiplexor integrado de 4 entrada

doble, introduciendo datos a sus entradas y observando cmo responde la salida con cambios en las terminal

selectoras. Posteriormente, se probar un demultiplexor, para finalmente tener un pequeo sistema de transmiside datos binarios en serie multiplexado.


1. Simular los circuitos de los diseos que se piden en esta prctica2. Justifique los diseos para el punto 1 (tablas de verdad, mapas de Karnaugh, algebra booleana, etc.)3. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica4. El alumno deber traer los circuitos armados al entrar al laboratorio




4 Resistencias 330 ohm, WDefinir los circuitos integrados utilizados en la prctica y en los diseos



1) Diseo 1: Disear un circuito combinacional empleando circuitos multiplexores de 4 x1para conocer la salida voltaje de una batera, para la cual se han conectado a esta 4 sensores (A, B, C y D) figura 5.1 y que se tienen l

siguientes voltajes como salida de los sensores.


16/43

Fig. 5.1

Cuando el voltaje en la batera es mayor a 12.0 volts, el sensor A lo detecta y manda una seal de 1 lgico.

Cuando el voltaje en la batera es mayor a 13.5 volts, el sensor B lo detecta y manda una seal de 1 lgico.

Cuando el voltaje en la batera es mayor a 16.0 volts, el sensor C lo detecta y manda una seal de 1 lgico.

Cuando el voltaje en la batera es mayor a 11.0 volts, el sensor D lo detecta y manda una seal de 1 lgico.

La funcin de salida F1manda una seal (led encendido) donde indica que el voltaje en la batera se encuent

entre el rango de 12 V < Vbatera < 16 V

La funcin de salida F2manda una seal (led encendido) indicando que el voltaje en la batera es de:

Vbatera < 12V o Vbat > 16 V

La funcin de salida F3manda una seal (led encendido) donde indica que el voltaje en la batera se encuentra en

rango de 13.5 V < Vbatera > 16 V.

Entradas Salidas

D C B A F1 F2 F3

L L L L

L L L H

L L H L

L L H H

L H L L

L H L H

L H H L

SEN

SORES

BAT

ERIA

MULTI

PLEXORES

A

B

C

D

F1

F2

F3

+

-(74153)


17/43

L H H H

H L L L

H L L H

H L H L

H L H H

H H L L

H H L H

H H H L

H H H H

Tabla 5.1

2) Diseo 2: Disee un circuito para configurar la figura 5.2, en este circuito la salida del multiplexor pasa

informacin seleccionada a la entrada del demultiplexor en una manera similar a los sistemas de comunicaci

digital por multiplexaje de 4 salidas.

Fig. 5.2

a. Ponga las datos deentradas con 1CO = 1C3=1 y 1C1 = 1C2= 0, y variando las entradas selectores SO y S

proceda a llenar la Tabla 5.1a.

b. Cambie las entradas 1C0= 1C1= 1C2= 1C3= 0, complete la Tabla 5.1b.

c. Site ahora 1C0 = 1C3=0 y 1C1 = 1C2= 1, complete la Tabla 5.1c.

d. Ponga 1CO = 1C1 = 1C2 =1 C3 = 1, complete la Tabla 5.1d.

MULTIPLEXOR

1C0

1C1

1C2

1C3

DEMULTIPLEXOR

Vcc

1C

1G

1Y0

1Y1

1Y2

1Y3

A B

DAT0S

LINEA DETRANSMISIN

(TRANSMISOR)(RECEPTOR)

A B

G1

Y1

S0 S

1

(74153)(74155)

SELECTORES

TRANSMISORRECEPTOR


18/43

Tabla a b c d

S1 S0 1Y0 1Y1 1Y2 1Y3 1Y0 1Y1 1Y2 1Y3 1Y0 1Y1 1Y2 1Y3 1Y0 1Y1 1Y21Y3

0 0

0 1

1 0

1 1

Tabla 5.1

CUESTIONARIO:

1) Mencione y explique alguna otra aplicacin de los circuitos integrados multiplexores.

2) Elabore la tabla de verdad caractersticas del Demultiplexor/decodificador 74155 y explique su funci

basndose en los resultados obtenidos en la Tabla 5.1.

3) Si se desea emplear el circuito integrado 74155 como decodificador de 8 salidas, cmo se conectaran su

terminales?

4) Cuntos cables tendra una lnea de transmisin multiplexada semejante a la de la Fig. 5.2, pero para 8 salida

Haga el diagrama a bloques.

5) Qu ventajas o desventajas presenta un sistema de transmisin multiplexado sobre uno que enve l

informaciones a todas las salidas simultaneamente?

CONCLUSIONES:

BIBLIOGRAFIA:


19/43

PRCTICA : DECODIFICADORESOBJETIVO:

Diseo de circuitos decodificadores y comprobar experimentalmente el funcionamiento de los sistemas esto

sistemas, as como la visualizacin de los datos en un exhibidor numrico de 7 segmentos(display).

INTRODUCCION:

Se desea disear funciones lgicas empleando circuitos integrados decodificadores as como construir un circui

combinacional que decodifique los nmeros binarios del cero al nueve en un exhibidor numrico de 7 segmento

La utilizacin del exhibidor numrico es importante para visualizar en nuestro sistema decimal lo que ocurre con l

combinaciones binarias.

En la presente prctica se comprobar primeramente el diseo de una funcin empleando CIs decodificador

comerciales, por tanto el alumno deber de investigar los tipos de circuitos existentes y cul podra ser utilizadpara la implementacin de los circuitos.


1. Simular los circuitos de los diseos que se piden en esta prctica2. Justifique el diseo del punto 1.3. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica4. El alumno deber traer los circuitos armados al entrar al laboratorio


MATERIAL:

1 Tableta de conexiones1 Pinza de punta1 Pinza de corte4 Juegos de caimn caimn






1.- Diseo 1: Disee el circuito del punto 1 de la prctica anterior pero ahora empleando C.Idecodificadores y llene la tabla 6.1


20/43

EntradasSalidas

D C B A F1 F2F3

L L L L

L L L H

L L H L

L L H H

L H L L

L H L H

L H H L

L H H H

H L L L

H L L H

H L H L

H L H H

H H L L

H H L H

H H H L

H H H H

Tabla 6.1

2.- Arme el circuito que se muestra en la figura 6.1 y llene la tabla 6.2

Figura 6.1

a

b

c

d

e

f

g

a

f b

g

e c

d

A

B

C

D

DECODER(7447)

TIL 312o

equivalente


21/43

Entradas SalidasSmbolo

LT RBI D C B A a b c d e f g

H X L L L L

H H L L L H

H H L L H L

H H L L H H

H H L H L L

H H L H L H

H H L H H L

H H L H H H

H H H L L L

H H H L L H

H H H L H L

H H H L H H

H H H H L L

H H H H L H

H H H H H L

H H H H H H

Tabla 6.2

CUESTIONARIO:

1. Dibuje el diagrama del circuito utilizando el C.I. 7448 y TIL313 ( o equivalente), justifique el diseo.

2. Para el C.I. 7447 mencione cual es la funcin para RI/RBO

CONCLUSIONES:

BIBLIOGRAFIA:


22/43

PRCTICA 7: CIRCUITOS BIESTABLESOBJETIVO:Comprobar las tablas de verdad caractersticas de los circuitos biestables, ms comunes

Describir el efecto que produce el cambio de datos en las terminales del biestable.

INTRODUCCION:Dentro de los circuitos regenerativos o secuenciales, se encuentra el multivibrador biestable o FLIP-FLOP, que

su forma ms simple es conocido como LATCH.

Durante el desarrollo de esta prctica se implementarn, con ayuda de circuitos integrados, dos biestables simpl

(el biestable S-R elemental y el S-R con habilitador y dos biestables dinmicos (el biestable D y el biestable J-

maestro-esclavo). As, se probarn las entradas de datos y de control de cada biestable, observando el efecto que s

combinaciones hacen sobre las salidas.

Es importante hacer notar la especial funcin que realiza la entrada de reloj (CK) con los biestables dinmicos, p

lo que se le sugiere al alumno especial cuidado en la realizacin de esta prctica.


1. Simular los circuitos presentados en esta prctica

2. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica3. El alumno deber traer los circuitos armados al entrar al laboratorio

EQUIPO:1 Fuente de voltaje de C.D.





Definir los circuitos integrados utilizados en la prctica y los diseos


1.- Arme el circuito de la figura 7.1 y 7.2 y llene sus tablas correspondientes.

Figura. 7.1 Figura 7.2


23/43

Tabla 7.1

Tabla 7.2

3.- Arme el circuito de la figura 7.3 y dando los valores que se muestran en la tabla 7.3 y obtenga las salidas para Q

y Q.

Figura. 7.3 Figura 7.4

CK S R Q Q

0 1 1

0 0 0

1 0 1

1 0 0

1 1 0

1 0 0

1 1 1

1 0 0

1 1 0

1 0 1

S R Q Q

0 1

0 0

1 0

0 0

1 1

0 0

1 0

0 1

ENTRADAS SALIDAS

PR

D

CK

CL

D Q

CK

Q

PR

J

CK

K

CL

J Q

CK

K Q

Vcc

4K7


24/43

Tabla 7.3 Tabla 7.4

4.- De igual manera arme el circuito de la figura 7.4 y dando los valores que se muestran en la tabla 7.4, obtenga l

salidas para Q y Q.5.- Ahora conecte J = K = 1 y con una seal Vi (en CK) cuadrada de 5V a 0.1Hz observe el funcionamiento de l

leds.

6.- Cambiando la seal de Vi a 1Khz, grafique la seal de CK y Q que se pueden observar en el osciloscop

Ponga especial atencin en las frecuencias y fases.

CUESTIONARIO:

1) En vista de que, por definicin, Q y Q deben mantenerse en estados opuestos, diga cul condicin, si la ha

que no debe existir en las entradas de los biestable de las Figs. 7.1 y 7.2.

2) En base a las tablas 7.1 y 7.2 elabore la tabla caracterstica del biestable correspondiente.

3) En base a las Tablas 7.3 y 7.4, elabore las tablas caractersticas para los biestables D y J-K, respectivamente.

4) Con qu tipo de pulsos o flancos en CK se transfiere la informacin en el biestable D (figura 7.3), y en

biestable J-K maestro-esclavo (figura 7.4)?

5) Cul es la relacin de frecuencias entre la seal en CK y la seal en Q, obtenidas en el punto 6 del desarrollo?

CONCLUSIONES:

BIBLIOGRAFIA:

No. PR CL CK D Q Q

1 0 1 X 0

2 0 1 X 1

3 1 0 X 0

4 1 0 X 1

5 0 0 X 0

6 0 0 X 1

7 1 1 0 0

8 1 1 1 0

9 1 1 0 1

10 1 1 1 1

11 1 1 0 0

12 1 1 1 1

13 1 1 0 1

14 1 1 1 0

15 1 1 0 0

16 1 1 1 1

ENTRADAS SALIDA

No. PR CL CK J K Q Q

1 0 1 X 0 0

2 0 1 X 1 1

3 1 0 X 0 0

4 1 0 X 1 1

5 0 0 X 0 0

6 0 0 X 1 1

7 1 1 1 1 0

8 1 1 0 1 0

9 1 1 1 0 1

10 1 1 0 0 1

11 1 1 1 0 0

12 1 1 0 0 0

13 1 1 1 1 1

14 1 1 0 1 1

15 1 1 1 1 1

16 1 1 0 1 1


25/43

PRCTICA 8: REGISTROS DE CORRIMIENTOOBJETIVO:

Mostrar al alumno el comportamiento y las caractersticas de un registro de corrimiento en circuito integrado, a

como una aplicacin del mismo.

INTRODUCCION:

Dado que los registros de corrimiento son dispositivos que pueden convertir un grupo de datos en paralelo a u

cadena serie o viceversa, guardar informacin provisionalmente o introducir retardos controlables, tienen gr

aplicacin en sistemas de conteo y transmisin de datos.

En esta prctica se muestra al alumno como se difunde o corre un dato introducido en serie por un registro

corrimiento contenido en un circuito integrado comercial. A su vez, se hacen pruebas para observar la carga d

datos en paralelo el circuito integrado y como pueden ser transmitidos estos datos en serie hasta otro registro d

corrimiento puesto a cierta distancia.

Es importante que el alumno tenga claros conocimientos sobre registros de corrimiento para poder llevar a cabo esprctica, adems que debe proceder con cuidado, dado que esos dispositivos son circuitos sncronos y dinmico

por lo que la secuencia de la prueba es importante.


1. Simular los circuitos que se presentan en la prctica.2. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica3. El alumno deber traer los circuitos armados al entrar al laboratorio

EQUIPO y MATERIAL:

El alumno definir el equipo y material necesario para el desarrollo de esta prctica.


1) Arme el circuito de la Fig. 8.1 en el extremo izquierdo de la tableta de conexiones, cuidando de aliment

correctamente los componentes. El microinterruptor S1es el control de corrimiento del circuito.

S/P (PE) Permite cargar los datos puestos en serie o en paralelo

CL (MR) Forza la salidas de los Flip- Flips a ceroEP0-3 (P0-3) Entrada de datos en paralelo

ES (J, K) Entrada de datos en serieCK (CP) Seal de reloj

2) Ajuste la seal de Vi = 0.2Hz con una seal cuadrada de 5V. El diodo luminoso DL5 indicar los estad

alto (prendido) y bajo (apagado) de la seal de reloj que se introducir en CK del registro de corrimiento

3) Coloque momentneamente CL = 0 para forzar las salidas Qs (desde a hasta d) de los flip-flos a ceros

llene la primera lnea de la tabla 8.1.a.

4) Ponga ahora S/P = 1 para permitir con ello la entrada de datos serie y ES = 1 para datos serie.


26/43

Figura 8.1

5) Oprimiendo el control de corrimiento de S1, cuando DL5 est apagado y manteniendo oprimido dicinterruptor para permitir el paso de la seal de reloj, llene la tabla 8.1.a.

Tabla 8.1.a Tabla 8.1.b

6) Cambie ahora ES = 0 y repitiendo el inciso 5 llene la Tabla 8.1.b.

7) Ahora coloque las entradas EP0= EP2= 1 y EP1= EP3= 0; con S/P = 0.

8) Vuelva a oprimir el control S1 cuando DL5 est apagado y sultelo inmediatamente cuando este mismo

prenda; con este procedimiento se deben cargar los datos paralelos en el registro de corrimiento. Anote l

estados desde Qa hasta Qd en el primer rengln de la Tabla 8.2.a.

9) Ponga ahora S/P = 1 y ES = 0, repita el inciso 5 para llenar la tabla 8.2.a.

No. CK Qa Qb Qc Qd

0 ----

1

2

3

4

5

No. CK Qa Qb Qc Qd

0 ----

1

2

3

4

5

S1

CL

MR PEJ Q

0

K Q1

P0 (74195)

P1 Q

2

P2

P3

Q3

CP

Qa

Qb

Qc

Qd

S/P

ES

EP0

EP1

EP2

EP3

Vcc

EntradaSerie

EntradaParalelo

Vi

DL5

CK


27/43

10)Ahora con EP0= EP1= 0, EP2= EP3= 1 y S/P = 0, repita el paso 8 y anote los estados de las salidas en

primer rengln de la Tabla 8.2.b.

11) Cambie S/P = 1 y ES = 0, repita el paso 5, para terminar de llenar la Tabla 8.2.b.


12) Construya el circuito de la Fig. 8.2, dicho circuito simula un sistema para transmitir datos digitales en serie

13) Ponga los datos que se van a transmitir como sigue: EP0= EP3= 1 y EP1= EP2= 0. Note que las entrad

paralelo del segundo registro de corrimiento (EP0, EP1, EP2, EP3) no se utilizan y se deben conectar a tierra.

14) Ahora con S/P = 0 para poder cargar los datos paralelo en el transmisor y borrar las salidas del receptor.

15) Oprimiendo el control de corrimiento S1cuando DL5est apagado y soltndolo inmediatamente cuando D

se prenda, en seguida ponga S/P = 1 para funcionamiento serie.

Figura 8.2

No. CK Qa Qb Qc Qd

0 ----

1

2

3

4

5

No. CK Qa Qb Qc Qd

0 ----

1

2

3

4

5

CL=5v S/P

EP0

EP1

EP2

EP3

S1

Vcc

Vi

EntradaParalelo

MR PEJK

P0

Q0

P1 Q

1

P2

Q2

P3

Q3

CP

CL

Qa

Qb

Qc

Qd

S/PSINCRONIA

TRANSMISIN RECEPCINLNEA DE TRANSMISIN

MR PEJK Q

0

Q1

Q2

Q3

CP

DATOS

CK


28/43

16) Anote los valores iniciales desde Qahasta Qden el primer rengln de la Tabla 8.3.a. Oprima el control

cuando DL5est apagado y mantngalo as mientras llene la Tabla 8.3.a


17)Repita los pasos anteriores necesarios para poder cargar los datos del primer registro y correrlos al segun

registro con; EP0= EP3= 0 y EP1= EP2= 1 y llenar la tabla 8.3.b.

CUESTIONARIO:

1) En qu momento del pulso del reloj (CK) ocurre el corrimiento en los circuitos armados durante esta prctica

2) En el paso 5 y 6 del desarrollo, cuntos pulsos de reloj se requirieron para transferir el dato serie de entrada

todas las salidas del registro de corrimiento?

3) Para el circuito de la Fig. 8.2, cuntos pulsos de reloj se requieren para obtener la informacin correcta en receptor? Explique.

4) Qu utilidad tiene la lnea de sincrona en el circuito de la Fig. 8.2?

5) Qu ventajas o desventajas presenta transmitir datos en serie, sobre transmitirlos en paralelo?

CONCLUSIONES:

BIBLIOGRAFIA:

No. CK Qa Qb Qc Qd0 ----

1

2

3

4

5

No. CK Qa Qb Qc Qd0 ----

1

2

3

4

5


29/43

PRCTICA 9: CONTADORASNCRONOS

OBJETIVO:Determinar el funcionamiento de un contador asncrono implementado con biestables (Flip-Flop) J-K), a travs

su tabla de verdad.

INTRODUCCION:Los contadores con sistemas secuenciales tienen una sola entrada para seales pulsantes, cuyo estado interno e

cada instante representa el nmero de impulsos que se le han aplicado.

Para la realizacin de los contadores se utilizan los elementos biestables sincronizados por flancos, que poseen d

estados internos. Los contadores asncronos son aquellos en los que las variables de estado interno no cambia

simultneamente. Los pulsos que se desean contar no se aplican al reloj de todos los biestables, sino nicamente

primero, y los reloj de los dems biestables es gobernada por las salidas de los que les preceden.

En la siguiente prctica se utilizarn 4 biestables para construir un contador asncrono de 4 bits, que cuente en form

ascendente y descendente . Se verificar tambin la funcin del SET y RESET, como controladores de la secuenc

de conteo en estos circuitos.


1.Simular los circuitos presentados en la prctica y los diseos.2.Justifique los diseos para esta prctica.3. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica4. El alumno deber traer los circuitos armados al entrar al laboratorio

EQUIPO y MATERIAL:

El alumno definir el equipo y material necesario para el desarrollo de esta prctica.


1) Con una seal de reloj de 0.2 Hz, arme el de la figura 10.1 y llene la tabla 10.1

Figura 9.1

J PR Q

(7476)

K CL Q

J PR Q

K CL Q

J PR Q

K CL Q

J PR Q

K CL Q

Vcc

CK

S1

A B C D


30/43

Tabla 9.1

2) Vare la frecuencia del generador a 1 Khz y con ayuda del osciloscopio grafique las seales para CK, A, B, C

3) Diseo 1.- Disee un circuito secuencial asncrono (contador asncrono) ascendente para que cuente en BCDexc

y llene la tabla 9.2.

4) Diseo 2.- Disee un circuito secuencial asncrono (contador asncrono) descendente que cuente desde 12 hastay llene la tabla 9.2.

CK A B C D Decimal

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

CKCircuito Secuencial Asncrono Ascendente Circuito Secuencial Asncrono Descendente

A B C D Decimal A B C D Decimal

0

1


31/43

Tabla 9.2

5) Arme el circuito de la figura 9.2 y observe que sucede cuando el interruptor est en el punto A y posteriormen

cuando est en el punto B.

Figura 9.2

2

3

4

5

6

7

8

9

10

A

J PR Q

K CL Q

CK

Vcc

J PR Q

K CL Q

CK

5V

A

B

B C

Vcc

J PR Q

K CL Q

CK

J PR Q

K CL Q

CK

Sw1

CK


32/43

CUESTIONARIO:

1. Qu relacin hay entre CK, A, B, C y D, con respecto a la frecuencia para el circuito de la figura 9.1?

2. Analice el circuito de la Fig. 9.2 y diga:

a) Qu sucede cuando el interruptor Sw1se encuentra en la posicin A de la figura 9.2?

b) Qu sucede cuando est en la posicin B?

CONCLUSIONES:

BIBLIOGRAFIA:


33/43

PRCTICA 10: CONTADOR SNCRONOOBJETIVO:

Disear, implementar y observar el funcionamiento de un contador sncrono con Biestables J-K (Flip-Flop J-K) pasecuencia de conteo aleatorio.

INTRODUCCION:

En los contadores sncronos, la seal de reloj es aplicada simultneamente a todos y cada uno de los biestables.En este tipo de contadores, todos los Flip-Flops cambian su estado de salida al mismo tiempo, independientemente dla posicin de la conexin en cascada. Todos los Flip-Flops del contador sncrono, por tanto, se deben de activar desdla misma seal de reloj, requiriendo entonces compuertas lgicas adicionales para activar o desactivar las entradas dlos flip-flops (que no necesariamente deben de ser del tipo T) en los instantes apropiados.Para la elaboracin de esta prctica, el alumno previamente disear un contador sncrono (con Flip-Flops J-K y con umnimo de compuertas NAND).Se describirn los pasos necesarios para la elaboracin de la prctica segn los resultados obtenidos al diseo prevdel contador sncrono.(pasarlo al previo)

EQUIPO Y MATERIAL:El alumno definir el equipo y material necesario para el desarrollo de esta prctica.


1. Simular los circuitos presentados en la prctica y los diseos.2. Justifique los diseos para esta prctica.3. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica4. El alumno deber traer los circuitos armados al entrar al laboratorio


1) Arme el circuito de la figura 10.1 y llene la tabla 10.1, oprimiendo el botn Sw para el tiempo t0

Figura 10.1

A

Vcc

J PR Q

K CL Q

CK

J PR Q

K CL Q

D

CK

CK

J PR Q

K CL Q

CK

J PR Q

K CL Q

CK

B C

Sw


34/43

10

2

9

11

7

0

3

15

5

6

Tabla 10.1

2) Diseo 1: Disear un circuito secuencial sncrono con F.F. J-K en base al diagrama de estados de figura 10.2, los estados que no se encuentran en el diagrama el alumno definir donde se van

conectar, compruebe el funcionamiento.

Figura 10.2

CK A B C D Decimal

0

1

2

3

4

5

6

7

8

9

10

11

1

1

1

1

1 1

1

1

1

1

0

0

0

0 0

0

0

0

00


35/43

CUESTIONARIO:

1. Qu relacin hay entre CLK, A, B, C y D, con respecto a la frecuencia para elcircuito de la figura 9.1?

2. Para el circuito de la figura 9.1, cual es su funcionamiento de dicho circuito.

3. Como conectara el circuito de la figura 9.1 para que funcione como contador sncrono descendente?

CONCLUSIONES:

BIBLIOGRAFIA:.


36/43Sem. 2014-I

PRCTICA 11: MEMORIA DE ACCESO ALEATORIORAM)OBJETIVO:Inducir al alumno a la comprensin de los procesos que se requieren para escribir o leer informacin en umemoria de acceso aleatorio de estado slido elemental.

INTRODUCCION:De nadie es ajeno el hecho de que estamos viviendo una especie de nueva Revolucin Industrial, en la cla computacin es la base. El rpido desarrollo que ha tenido la computacin digital en nuestra poca se deprincipalmente a la mejora en la tecnologa de fabricacin de circuitos integrados que realizan funcionespeciales: ste es el caso de las memorias de acceso aleatorio (RAM).Aunque todas las RAM que se venden en circuitos integrados son de alta escala de integracin, interesante el estudio de una pequea memoria de 4 localidades de 2 bits cada localidad, como la que muesla presente prctica.Una parte importante en el estudio de las memorias, es el estudio de sus diagramas de tiempo, o sea, secuencias que se deben seguir para leer o escribir en memoria algn dato.El sistema de memoria de acceso aleatorio lectura/escritura (de 4 x 2) de la Fig. 11.1 emplea 5 circuitos

baja y mediana escala de integracin para simular todas las caractersticas de una RAM comercial, y podas leer o escribir informacin binaria en ella.As este sistema se puede dividir en cuatro partes: la seccin de entrada de datos, la seccin de seleccin escritura, la seccin de unidades de memoria y la seccin de seleccin de salida (ver Fig. 11.1).Es requisito para la realizacin de esta prctica que el alumno ya domine los circuitos selectordecodificadores y biestables, que sern utilizados aqu.


1. Simular los circuitos presentados en la prctica y los diseos.2. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica

3. El alumno deber traer los circuitos armados al entrar al laboratorio

EQUIPO Y MATERIAL:El alumno definir el equipo y material necesario para el desarrollo de esta prctica.


1) Arme el circuito de la Fig.11.1, dicho circuito es un sistema de memoria de acceso aleatorio de 4 localidad

de 2 bits.

2) Una vez armado el circuito no desconecte la alimentacin de voltaje en ningn momento, a menos que s

indique lo contrario expresamente.3) Identifique las terminales del sistema RAM (lectura/escritura) de la Fig. 11.1 como sigue:

A1, A0 Lneas de entrada de direccionamiento (address); sirven para seleccionar una de las 4 localidades

memoria.

DI1, DI0Lneas de entrada de datos (data input); cada palabra de 2 bits se introduce en la localidad de memo

seleccionada por medio de estas entradas.

CS Seleccin de sistema (chip select); cuando se encuentra en estado bajo activa al sistema de memorpudindose leer o escribir datos. Cuando se encuentra en estado alto desactiva al sistema, poniendo l


37/43

salidas abajo y deshabilitando las entradas, aunque sigue reteniendo la informacin previamenintroducida.

WR Escritura (write); cuando est en estado bajo, pasa la informacin de las entradas DI1y DI0a las celd

de memoria direccionados.

DO1, DO0 Lneas de salida de datos (data output); estas salidas muestran los datos contenidos en la localiddireccionada, siempre que la entrada CS se encuentre en estado activo. (cero lgico).

Figura 11.1

4) Escriba en el sistema de memoria los datos de la Tabla 11.1, en las localidades de memoria indicada

ejecutando la siguiente secuencia para cada localidad (ver Fig. 11.2):

a) Colocar la direccin de la localidad a escribir en las lneas A1, A0.

b) Poner la entrada CS = 0 lgico (habilitador)

c) Introducir los datos correspondientes por DI1y DI0

d) Poner la entrada WR momentneamente a cero lgico pulsando el Sw1. Los datos puestos en DI1 y D

deben aparecer en las salidas DO1y DO0en este momento.

e) Retire los datos de DI1y DI

0(ignrelos)

Sw1

1C0

2C0

1C1 Y1

2C2

Y2

(74153)1C

2

2C2

G1

1C3 G

2

2C3

B A

C3,4

C1,2

D1 Q

1

D2 Q

2

(7475)D3 Q

3

D4 Q

4

D1 Q

1

D2 Q

2

(7475)D

3 Q

3

D4 Q

4

C1,2

C3,4

2Y0 2Y

1 2Y

22Y

3

(74155)

2G 2C B A

DI0

DI1

A1

A0

CS

Vcc

K47

UNIDAD DE MEMORIA

SELECCIN DE ESCRITURA

SELECCIN DE SALIDA

WR

DO0

DO1


38/43

f) Ponga CS = 1 lgico (deshabilitador)

g) Retire la direccin introducida en A1y A0

Tabla 11.1

a b c d e f g

Figura 11.2

5) Proceda a verificar la permanencia de la informacin introducida, de acuerdo a la Tabla 11.2 No

que la secuencia de lectura de localidades es aleatoria (no necesariamente en orden). Complete

Tabla 11.2 siguiendo la secuencia que se da en la figura 11.3.

Tabla 11.2

Loc. A1 A0 DO1 DO0

0 0 0 0 1

1 0 1 1 0

2 1 0 1 1

3 1 1 0 0

Loc. A1 A0 DO1 DO0

1 0 1

3 1 1

0 0 0

2 1 0

3 1 1

No importa No importa

Escribe

Datos validos

Sistema habilitado

Direccin validaA1, A0

CS

DI1, DI

0

WR


39/43

a) Ponga la direccin indicada en las lneas A1y A0

b) Se pone CS = 0 lgico (habilitador)

c) Lee los datos previamente almacenados, los cuales aparecen en DO1y DO0

d) Ponga CS = 1 lgico

e) Retire la direccin de A1y A0

a b c d e

Figura 11.3

6) Introduzca cualquier informacin a cualquier localidad de memoria, segn la secuencia de la Fig. 1

7) Verifique nuevamente el contenido de las localidades de memoria, segn la secuencia de la Fig. 11

Anota sus observaciones.

8) Retire momentneamente la alimentacin de voltaje (+5V) del sistema y procede a verific

nuevamente el contenido de todas las localidades, segn la secuencia de la Fig. 11.3 Anote s

observaciones.

CUESTIONARIO:1) Qu es memoria de acceso aleatorio (RAM o RWM)?

2) Qu utilidad tiene la entrada selectora (CS), cuando se desea implementar sistemas grandes

memoria?

3) Coinciden los datos obtenidos en la Tabla 11.2, con los de la Tabla 11.1, para las mismas localidad

de memoria? Explique.

4) Se destruye la informacin de una localidad de memoria cuando se lee sta?

5) Segn los puntos 6 y 7 del desarrollo, Es posible alterar cualquier localidad sin necesidad de alte

las dems?

6) Qu sucede cuando se le retira la alimentacin al circuito de memoria?

7) Cmo implementara un sistema de memoria de 512 localidades de 4 bits cada una, utilizan

circuitos integrados 74LS200 (256X1)? Haga el diagrama correspondiente.

8) Si un microprocesador comercial puede direccionar hasta 65,536 localidades de memoria de 8 bits

Byte) cada una, cuntas lneas de direccin debe tener?

CONCLUSIONES:

BIBLIOGRAFIA:

WR = 1

Datos validos

Sistema habilitado

Direccin validaA1, A0

CS

DO1, DO0

WR


40/43

HOJAS DE DATOS TCNICOS


41/43


42/43


43/43

BIBLIOGRAFIA

1) Diseo DigitalMorris M. ManoPrentice Hall (3era. Edicin)

2) Diseo Digital

MarovitsMc Graw Hill

3) Introduction to Integrated CircuitsGrinich, V.H. & Jackson, W. G.Mc. Graw-Hill

4) Switching and finite automata theoryZvi KohaviMc Graw Hill

5)An enginering approach to digital designWilliam I. FletcherPrentice Hall

6) Digital Integrated ElectrnicaTaub, H & Schilling, D(TK7868-D5T37)McGraw-Hill, Inc

7)National SemiconductorLinear DatabookNational Semiconductor

8)Texas InstrumentsThe Optoelectronics Data Book for Desig EngineersTexas Instruments,

9)Texas InstrumentsThe TTL Data Book for Desig EngineersTexas Instruments, Inc.,

compuertas lógicas.pdf

Documents