diseño lògico secuencial con vhdl

23

Upload: juanjnv2

Post on 05-Aug-2015

68 views

Category:

Documents


2 download

DESCRIPTION

vhdl

TRANSCRIPT

Page 1: Diseño lògico secuencial con vhdl

����������������� ���

��������������������

����������������� ����������

����

Page 2: Diseño lògico secuencial con vhdl

����� �����

Þ ������������������������������� �����

��� ��������������������� ����%�%�%������%�

�%���<������ ����� ����� ���������������

�����!�����"������������ ��% �%� ��

Page 3: Diseño lògico secuencial con vhdl

����������������� �����#

Þ $������������ �����������%�������� ��

� ���� ���� ��� �� ��%�%�%�����%�

�%�����������������������%���

����������������������������

Þ Æ��������<����������� ������������ ���������

�����������������&�����������������������

��� �������������������<��������!�"�������

������������������

Þ '������� ��������� ��������������� ���������

�����<�������� ���������!��������� ���

�������������

Page 4: Diseño lògico secuencial con vhdl

�����

Þ �����������������������������������

��� ��������

Þ '���������� �������������������� ����

�������(��������������� ����������)������������

*+�,-�

Þ .���������' �% �������������������������������

�������������� ������������������������

�����

Page 5: Diseño lògico secuencial con vhdl

�������������������������

��� �����

Þ $��������������������� �&��� ����������

�������������������!����������

��� �������������%�����������!����

���&��������%�����������)�

Þ .����$���ñ������

Þ Æ��������� )�������������! ������&�����

�%���� � �%���� � ������ ����������

����� � ���������������<��!)����������������

Þ Æ����! ���ñ%�%�� *�&����<�������/������� �����

������ ����! ��-���� ����(��������!�� ��

������ ��� �������� ����������� ��

Page 6: Diseño lògico secuencial con vhdl

.��! ����������������Þ ô������ ������&����������� ��� ���&��������'�

� ������� ������������<��������������

��& ��&��%����

Þ ô��ô����� ������&����������������&��������'�

Þ ô������� ������&���������'01�

Þ ô���ô������ �������������������� ������������

����������� ��&������������'�

Þ ô���ô����� ���������&�����&������'����������2������

�&�����

Þ ô���ô������� �������������������� ������������

��������� ��&������������

Page 7: Diseño lògico secuencial con vhdl

.����$�������

Þ +���������� �������������)�*+�,-<���

���������+�,3�&��� �������������� ������ ��

����!������&���*�������/43��/13������/13��

/43-��+��!������������ ��������������

�����!���������� ��������� �&��&������

����!�����%���������&�������������������%�����

�����������

Page 8: Diseño lògico secuencial con vhdl

��Æ'�.��Æ'

Þ '�������� ������������%��� %��%����

�%�������%�����%�����<� ��� �����

������������ � ������� �������������

�������� � ����%��%��%�� ��<����

�������������������������������������

������

Þ ������

Þ .���������

Þ '��������

Page 9: Diseño lògico secuencial con vhdl

��Æ'�.��Æ'

Þ ���� ����������������!������������ ����

��!������������

Þ ô�� ����������������!�����������*���

% �����������������-����%����������

���� �������������)�����������������������&���

����������� �&�(��������%�������

Þ ¬���������������� ������� ��������������!�����

������������ �����������������)������� ����

�������������������/13�*��&������-���/43�*��&���!)�-�

Þ ¬������������� ��������� ���� � � ����������

��!����������������� �����������������)�

������ ����&�������������/43��/13�*%��������

� !��-������/13��/43�*%�����!)�-�

Page 10: Diseño lògico secuencial con vhdl

���������!����!����

Þ �������������������������������������&����<�

�������!�������������!����!��� �������

��� ������������

Page 11: Diseño lògico secuencial con vhdl

Æ)51�������!�� '6����������

Page 12: Diseño lògico secuencial con vhdl

�����!�� '6�������������&�����

��&�������

Page 13: Diseño lògico secuencial con vhdl

#��������������������&��������

%�����

Þ ����������������� ���%�����������

�����������&��������%��������������� �����

��� ������������������������! ���ñ%�%����'���

��!��<��������!��������������!�"��

������������%��������������

Þ ��������� �������� ���������������7.���

$8����

Þ $�����������������39:������5����*����-���

%�����5����*����-;

Page 14: Diseño lògico secuencial con vhdl

Æ)5:��<���6<��� �����&�����%��������

� !���

Page 15: Diseño lògico secuencial con vhdl

#�����(�����������������������

����������(�����

Þ + ��������!����!��� ����������<�� �����

����� ��&���������������=�����><�

�����������������%������ ��������

���������������%!������

Þ ' ��������!�� ����� ����������������

�������(����<� ��% �(�������������!����!��

� ��&��������������������������������

����%������������������������������ ����

Þ '����������������(������������

Þ '����������������(������������

Page 16: Diseño lògico secuencial con vhdl

#�����(�����������������������

����������(�����

Þ '����������������(������������

Þ Æ��� ����������&�������������!����!�� ���

���������������������&�����������������

Þ ? �����������&�����&���������!)��

Page 17: Diseño lògico secuencial con vhdl

#�����(�����������������������

����������(�����

Þ '����������������(������������

Þ + ����������&�������������!����!�� �������

�����������)����������&�����������������

Þ ? �����������&�����&���������!)��

Page 18: Diseño lògico secuencial con vhdl

Æ)5@��<���6<��� �����&�����%��������

� !��������Æ'Æ��

Page 19: Diseño lògico secuencial con vhdl

Æ)5A��<���6<��� �����&�����%��������

� !�������+�Æ.��

Page 20: Diseño lògico secuencial con vhdl

�����������������������

Þ ?������� ����� �� ������������%���6%������

����%������������� ������������������

��� ��&��������!�������� ����� �������!���

Page 21: Diseño lògico secuencial con vhdl

�%����%�����������%�

������Þ $��# ������Æ������<�����*<'#-����� ���������!�������������&���%�����

Þ Æ�������� ���������������������������������� ����� <����������������� ����������� ��� �������� ����� �� � ��� ����

Þ ' ��������������!��� ����(�������%��������� ����&�����������������

Þ �����������������������������������������%�����������������?�����������<�������� ��������� ����� ������%������% ����������������������������*<-�����% ��������������*�-���� �����&������������

Þ ?������������������Þ $������������ ������ ������������!����!��� ��������;�?���������� ���� ��(����������*Æ'�.��-�

Þ $������������!������� �����������% ��������<����;���������������&������� ������������*Æ'�.��5'��-����� ��(����������*�-�

Page 22: Diseño lògico secuencial con vhdl

Æ)�����Þ '�������������� ��� ������������� ��

���&�� �������'�� ������������������� �����

B441������� �����������������������(������ ��

���)�������������������� ��������� �������(�

���� ���� ������#�������� ����������

Þ '1��Æ�����������+����������� �����

Þ 'C��Æ�������C�D +����������� �����

Þ ':��Æ������� ����������� ����������&��������'�

� ���������

Page 23: Diseño lògico secuencial con vhdl

Æ)�����