buses
DESCRIPTION
Buses de datosTRANSCRIPT
Universidad de las
Fuerzas Armadas - ESPEMICROPROCESADORES
Tema: BusesIntegrantes:
- Erick Naula
- Aurora Ñacato
- Diego Pacheco
- Victoria Yánez
Buses
Es el elemento fundamental de
interconexión en la arquitectura de von
Neumann
conjunto de cables para conectar
múltiples subsistemas con el microprocesador
Cada cable o línea transmite un único bit de
información en un determinado momento.
Al número de líneas o bits que tiene el bus se
lo conoce como el ancho del bus
Los buses definen su capacidad de acuerdo a la frecuencia máxima de envío y al ancho de
los datos.
Primera Generación
Los primeros computadores tenían dos sistemas de buses, uno para la memoria y otro
para los demás dispositivos
Bus S-100
Bus ISA
Segunda Generación
Se implementó un bus a una frecuencia más alta
para conectar la memoria con el procesador
AGP
PCI
Nubus
Tercera Generación
tener conexiones punto a punto, a diferencia de los buses arriba nombrados en los que se comparten
señales de reloj.
usando interfaces seriales
PCI-Express
Infiniband
HyperTransport
Clasificación por su situación Física
Bus Interno
También se conoce como bus frontal o FSB.
El bus interno permite al procesador comunicarse con la memoria central del
sistema (la memoria RAM).
Bus externo
Este se utiliza para comunicar el micro y otras partes, como periféricos y
memoria.
Tipos de Buses
Paralelo
Direcciones Datos Control
Serial
USB Firewire
Bus de Direcciones
Conocido como bus de
memoria
Transporta direcciones de
memoria al que el procesador desea acceder, para leer
o escribir datos
Se trata de un bus
unidireccional.
La CPU sola puede colocar niveles lógicos
en las n líneas de dirección, con la cual se genera 2n posibles direcciones diferentes
(Localidades de memoria)
Bus de Datos
En algunos microprocesadores, el bus de datos es compartido en
el tiempo ó multiplexado, (transfiere datos y direcciones)
transfiere tanto las instrucciones que
provienen del procesador como las
que se dirigen hacia él
Se trata de un bus bidireccional.
del número de bits del bus de datos,
depende la clasificación del microprocesador.
Bus de Control
Se usa para sincronizar las actividades y
transacciones con los periféricos del
sistema. Los periféricos también pueden remitir señales de control a la
CPU
Denominadobus de
comando
Se trata de un bus bidireccional en la
medida en que también transmite
señales de respuesta del
hardware.
RESET, R/W, ALE
Bus Serial
Datos enviados bit a bit
Se reconstruyen por medio de registros o rutinas de software
Formado por pocos conductores y
Su ancho de banda depende de la frecuencia
Usado desde hace menos de 10 años en buses para discos duros, unidades de estado sólido, tarjetas de expansión y para el bus del procesador.
Ancho del Banda
Cuanto más ancho es el bus de datos, mayor cantidad de datos se transmiten por vez
Cuanto mas ancho es el bus de direcciones,
mayor es el rango de posiciones al que se
puede hacer referencia.
Existen dos formas de incrementar el ancho de
banda de un bus de datos:
1. Reducir el tiempo del ciclo del bus
Las señales de las diferentes líneas viajan a
velocidades ligeramente distintas, problema que se
conoce como sesgo de bus.
A medida que el bus se vuelve más rápido, se vuelve
incompatible con la tecnología existente.
2. Incrementar la capacidad del bus de datos
Por ejemplo, la PC IBM y sus sucesoras, pasaron
de 8 líneas de datos a 16 y luego a 32 , con
prácticamente el mismo bus.
Transferencia Escritura
(maestro a esclavo)
Trasferencia Lectura (esclavo
a maestro)
Tipo de transferencia de datos
Ventajas y Desventajas
Ventajas
Versatilidad
- Nuevos dispositivos pueden ser añadidos fácilmente
- Los periféricos pueden ser conectados a distintos computadores que van al mismo
bus
Bajo costo
Ventajas y Desventajas
Desventajas
Se crea un cuello de botella en las comunicaciones
- El ancho de banda de un bus puede limitar el ritmo de transferencia máximo de
E/S.
En el diseño del bus, la velocidad máxima está limitada por cuestiones físicas
- Longitud del bus
- Número de dispositivos conectados.
Ciclo del Bus (Funcionamiento)
Conjunto de etapas requeridas de parte de un componente para utilizar el
bus del sistema.
Solicitud
Asignación
Transferencia
Liberación
Solicitud de un Dato (Inicio de Transferencia)
Obtener el uso del bus
Transferir La petición al otro módulo mediante las
líneas de control y dirección apropiadas
Esperar a que el segundo módulo envíe el dato
Responder a una solicitud (Si un módulo desea enviar un
dato a otro módulo)
Obtener el uso del bus
Transferir dato a través del bus
Ciclo del Bus (Funcionamiento)
Arbitraje del Bus
Arbitraje del bus
Todos los protocolos trabajan básicamente
con 3 señales
Petición del Bus (Bus Request)
Activada por el dispositivo que
requiere acceso al bus
Concesión del Bus (Bus Grant)
Señal que envía el arbitro del bus, indica que tiene concedido el
uso del bus
Bus Ocupado (Busy)Activación de señal
para tomar control del bus
Componente lógico encargado de resolver, en base a
alguna política determinada, las necesidades,
comunicación y conflictos de accesos de los dispositivos
al subsistema de buses.
Buses NormalizadosBuses
Normalizados
Nivel Mecánico
Tipo de soporte,
número de hilos del bus,
tipo de conector
Altura de las placas,
conectores y posiciones de
éstos
Nivel Eléctrico
Especificar circuito equivalente de los dispositivos que se
conectan a las líneas del bus
Emisores como receptores
Especificar tensiones y corrientes usadas
para establecer valor de señales
Nivel Lógico
Define estáticamente todas las líneas
del bus
Establece equivalencias entre valores eléctricos
de las señales y sus valores lógicos
Hilos 0-7 su nivel alto (5V) equivale
a un 1 lógico.
Hilos 8-15 su nivel activo es bajo
(0V).
Nivel de temporizació
n básica
Establece cronogramas
Realización de la operación
más elemental del bus
Nivel de transferencia elemental
Procedimiento de transferencia de un dato por
el bus
Nivel de transferencia de bloque
Definir protocolo de comunicación empleado para transferencias
de bloques
Codificación de datos para
detección de errores
Procedimiento de recuperación en
caso de error
Identificación del receptor
Un bus debe cumplir las siguientes
especificaciones:
Estructura Universal del Bus
Conjunto de líneas que se conectan con las diferentes unidades del computador.
Principal función es la transferencia de información.
“master ” unidad que inicia y controla la transferencia de información
“slave” es la unidad sobre la que se realiza la transferencia.
Cuando existen dos o más unidades que pretenden acceder al mismo tiempo en el bus, existe un sistema de arbitraje, que establece la prioridad de la información, el cual garantiza el acceso ordenado al bus.
La sincronización master-slave, establece el tiempo de duración de la transferencia de datos.
Características Mécanicas del GPIB
“Conector IEEE 488 Hembra”
GPIB (General Purpose Instrument Bus)
Definido por la IEEE 488.1 en 1975
8 líneas de datos bidireccionales: DIO7...DIO0
3 líneas de control de transferencia (handshaking) entre talker-listener
5 líneas de administración de la interface del bus
DISTRIBUCIÓN DE PINES FUNCIÓN
PIN1 DIO0 Data input/output bit.
PIN2 DIO1 Data input/output bit.
PIN3 DIO2 Data input/output bit.
PIN4 DIO3 Data input/output bit.
PIN5 EOI End-or-identify.
PIN6 DAV Data valid.
PIN7 NRFD Not ready for data.
PIN8 NDAC Not data accepted.
PIN9 IFC Interface clear.
PIN10 SQR Service request.
PIN11 ATN Attention.
PIN12 SHIELD
PIN13 DIO4 Data input/output bit.
PIN14 DIO5 Data input/output bit.
PIN15 DIO6 Data input/output bit.
PIN16 DIO7 Data input/output bit.
PIN17 REN Remote enable.
PIN18 GND (wire twisted with DAV)
PIN19 GND (wire twisted with NRFD)
PIN20 GND (wire twisted with NDAC)
PIN21 GND (wire twisted with IFC)
PIN22 GND (wire twisted with SRQ)
PIN23 GND (wire twisted with ATN)
PIN24 Logic Ground
ESTRUCTURACIÓN DE LOS BUSES
Existen dos organizaciones físicas de operaciones E/S
que tienen que ver con los buses que son:
-Bus único
-Bus dedicado
BUS UNICO BUS DEDICADO
No permite un
controlador DMA (todo
se controla desde la
CPU)
Soporta este
controlador
Considera a la
memoria y a los
periféricos como
posiciones de memoria
Trata a la memoria de
manera distinta que a
los periféricos
En Resumen
Son componentes que proporcionan las rutas de acceso para todas las
partes de la computadora para comunicarse entre si.
Pueden reducir la complejidad de las comunicaciones entre los
componentes del computador.
Contienen los conductos (líneas) de datos, direcciones y control.
Necesitan un protocolo que todos los usuarios usen.
Puede ser un cuello de botella grave si no se diseña y se usa
apropiadamente como un sistema creciente, este necesita evolucionar
jerárquicamente.
Puede ser paralelo o en serie.
Bibliografía[1] Estructura de Computadores, Facultad de informática, UMC. http://www.fdi.ucm.es/profesor/jjruz/WEB2/Temas/EC10.pdf
[2] Stallings, William. "Organización y Arquitectura de Computadores". 7ma. Edición, Prentice-Hall. 2008.
[3] Universidad Central - Venezuela. (30 de Abril de 2013). Obtenido de Organización y Estructura del Computador II: http://www.ciens.ucv.ve:8080/genasig/sites/organizacion-del-comp-II/archivos/Tema%202%20-%20Clases%201-4.pdf
[4] (9 de 11 de 2005). Obtenido de http://serdis.dis.ulpgc.es/~ii-pint/Recursos/otros/Teoria%200708/Transparencias%20Domingo/T3%28PINT%29-Buses.pdf
[5] Universidad Complutense de Madrid. (22 de 10 de 2013). Obtenido de Estructura de Computadores, Facultad de Infomática: http://www.fdi.ucm.es/profesor/jjruz/WEB2/Temas/EC10.pdf