blog.espol.edu.ecblog.espol.edu.ec/.../01/sd1-practica6_resultados.docx  · web viewun ciclo...

3
Sistemas Digitales I Práctica # 6 Capítulo del curso: simulación de un circuito secuencial Objetivos de aprendizaje: Simular en QUARTUS un sistema digital secuencial diseñado a partir de programación en código VHDL y programación gráfica con diagramas de bloques. Aplicar conceptos de simulación en Quartus para convertir un código VHDL en su correspondiente símbolo. Ejercicio 1 1. Registre una captura del registro de compilación (sin errores). Tamaño de referencia. Registre su captura y borre esta imagen y comentario.

Upload: others

Post on 20-Jan-2021

7 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: blog.espol.edu.ecblog.espol.edu.ec/.../01/SD1-Practica6_resultados.docx  · Web viewUn ciclo completo de conteo, es decir, desde cero hasta 15. Un reinicio del conteo. Tamaño de

Sistemas Digitales I

Práctica # 6Capítulo del curso: simulación de un circuito secuencial

Objetivos de aprendizaje: Simular en QUARTUS un sistema digital secuencial diseñado a partir de

programación en código VHDL y programación gráfica con diagramas de bloques.

Aplicar conceptos de simulación en Quartus para convertir un código VHDL en su correspondiente símbolo.

Ejercicio 1

1. Registre una captura del registro de compilación (sin errores).

Tamaño de referencia. Registre su captura y borre esta imagen y comentario.

Page 2: blog.espol.edu.ecblog.espol.edu.ec/.../01/SD1-Practica6_resultados.docx  · Web viewUn ciclo completo de conteo, es decir, desde cero hasta 15. Un reinicio del conteo. Tamaño de

2. Registre una captura de las formas de onda de la simulación donde se muestre:

Un ciclo completo de conteo, es decir, desde cero hasta 15. Un reinicio del conteo.

Tamaño de referencia. Registre su captura y borre esta imagen y comentario

Registre aquí la interpretación de sus resultados.