4_karnaugh

7/28/2019 4_Karnaugh

1/15

ngel Hernndez Mejas ([email protected]) 1www.tupperbot.es1 Desarrollo de Productos Electrnicos, Electrnica DigitalC.F. Padre Piquer

Prctica 4Diseo de circuitos con puertas lgicas.

Descripcin de la prctica:

-Esta prctica servir para afianzar los conocimientos adquiridos hasta ahora desimplificacin, e implementacin de funciones, de forma aplicada, de tal manera que semontarn y analizarn los circuitos correspondientes.

Recursos comunes empleados:-Protoboard: Soporte fsico del montaje.-Fuente de alimentacin: Suministra tensin al circuito.-Placa de simulacin: Con ella se han generado los bits enviados, a las funciones

de entrada, y se han visualizado las salidas pertinentes.-Circuitos Integrados: Cada uno de los integrados empleados (4071, 4069 y

4081) se encuentra descrito en el Anexo 1.

Desarrollo de ejercicios:

1) La seal de mando para el accionamiento de un determinado motor elctrico,est controlada por la accin conjunta de cuatro interruptores. El motor debe ser

activado siempre que dos o tres cuales quiera de ellos se encuentren activos.

Para el desarrollo de este ejercicio se ha generado una tabla de verdad en la quequeden representadas todas las posibles combinaciones de los cuatro interruptores.

I3 D I2 C I1 B I0 A Motor

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 1

0 1 0 0 00 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 01 0 0 1 1

1 0 1 0 11 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0


2/15


La finalidad de la tabla de verdad es obtener una funcin simplificada con lasvariables justas para que el sistema implementado realice la funcin deseada, para ellose emplea una simplificacin por Karnaugh:

De Karnaugh se deduce la siguiente funcin:

Una vez obtenida esta funcin, se puede disear un circuito inicial, que estardiseado sin ninguna optimizacin de componentes, de modo que el que se presentaahora es un circuito implementado literalmente, pero para comprender elfuncionamiento del sistema es ms cmodo que el circuito optimizado que se presentams adelante.

Circuito bsico:

Para comprobar el diseo, se presentan algunas simulaciones generando en lasentradas A, B, C y D, los datos que obtendrn un 1 o un 0 en la salida del motor, paraagilizar la comprobacin terica se han colocado visualizadores intermedios.


3/15


Ejemplo primero:

En este caso el cdigo enviado se ha marcado con color turquesa. Se ha elegidoel 1000, y vemos como al no cumplirse la condicin de haber dos o tres interruptorescerrados (cerrado se toma como enviando un 1), la salida del motor se mantieneinactiva.

Ejemplo segundo:

Ahora el cdigo enviado a las entradas es el 1101; con este ejemplo vemos comovaran las visualizaciones intermedias, y van a dar a un 1 en la salida del motor, ya quelos interruptores que estn en las entradas D, C y A estn enviando un 1, al ser trescualesquiera, el resultado es la activacin del motor.

Para el caso particular del cdigo 1111, se ha decidido que el resultado sea 0, yaque la prctica no lo especifica, y aun cumpliendo los requisitos para la activacin, noqueda claro si los cuatro activos han de resultar un 1, por ello se ha obligado a 0 el

resultado con ese cdigo.

D C B A M

0 0 0 0 00 0 0 1 0

0 0 1 0 00 0 1 1 10 1 0 0 00 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 01 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 11 1 1 1 0

D C B A M

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 1

0 1 0 0 00 1 0 1 1

0 1 1 0 1

0 1 1 1 11 0 0 0 01 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0


4/15


El sistema que se nos presenta algo ms optimizado puede ser uno como el quesigue:

En este vemos como se ha reducido ligeramente el nmero de puertas, pasando

de haber 19 a 16.

2) De entre dos lneas independientes, de 2 bits cada una, se desea obtener losestados de la que presente mayor valor binario en cada momento.

Igual que en el ejercicio anterior, y en los posteriores, antes de comenzar adisear el circuito, es necesario conocer todas sus posibilidades, y los estados que se

presenten en la salida segn los valores de las entradas.

En esta tabla se han representado los dos puertos, y las salidas del mayor deellos; por ejemplo, cuando el puerto A tiene un mayor valor en binario que el B, lassalidas S1 S2, estarn representadas en colorAzul.

A1 D A0 C B1 B B0 A S1 S2

0 0 0 0 0 00 0 0 1 0 10 0 1 0 1 00 0 1 1 1 10 1 0 0 0 10 1 0 1 0 10 1 1 0 1 00 1 1 1 1 11 0 0 0 1 01 0 0 1 1 0

1 0 1 0 1 01 0 1 1 1 11 1 0 0 1 11 1 0 1 1 11 1 1 0 1 11 1 1 1 1 1


5/15


Para que esta tabla sea manejable, la pasamos a una funcin simplificada porKarnaugh de cada Salida:

Simplificacin de S1:

De esta tabla, se obtiene la siguiente funcin simplificada para S1:

S1 = b+d

Ahora, con S2, se procede del mismo modo, as es su funcin en la tabla deKarnaugh:

De esta tabla se obtiene lo siguiente:

Una vez obtenidas las funciones S1 y S2, se puede proceder al diseo del circuito,sabiendo que las variables de clculo deben tener una correspondencia con las deldesarrollo, de modo que D en los clculos ser A1, C ser A0, B ser B1 y A ser B0.


6/15


Circuito bsico:

Observemos que en este esquema se ha presentado el circuito siguiendoliteralmente las funciones S1 y S2, y al hacerlo ha quedado la forma ms simplificada deimplementacin, de modo que el esquema de trabajo, y el montado ha sido el mismo.

El modo de funcionamiento del circuito es el siguiente:

Ejemplo primero:Se reciben en las entradas del circuito las dos lneas A y B, de modo que el

bufferA lleva el dato 10, y el B, contiene el dato 01. El funcionamiento ser el que sepresenta en el esquema de visualizacin.

Al ser mayor el dato del puerto A, el resultado obtenido en S1 y S2, es lo mismoque en A1 y A0.

A1 A0 B1 B0 S1 S2

0 0 0 0 0 0

0 0 0 1 0 1

0 0 1 0 1 0

0 0 1 1 1 1

0 1 0 0 0 1

0 1 0 1 0 1

0 1 1 0 1 0

0 1 1 1 1 1

1 0 0 0 1 0

1 0 0 1 1 0

1 0 1 0 1 0

1 0 1 1 1 1

1 1 0 0 1 1

1 1 0 1 1 1

1 1 1 0 1 1

1 1 1 1 1 1


7/15


Ejemplo segundo:Ahora el caso ser el contrario, el puerto B ser mayor que el A, para eso se

genera en el bufferA, un 00 y en el B un 01. En el esquema se ve el resultado:

En este caso se ve claramente como en la salida S1 y S2 tenemos un 01, que es elmismo dato que hay de entrada en el puerto B.

Si el caso fuera que en el puerto A y B el dato fuera el mismo, la salida sera lamisma que en ambos, lo que se puede comprobar con los resultados en negro de la tablade verdad.

3) Por una lnea de tres bits, se transmite informacin en cdigo binario natural, yse desea obtener dicha informacin codificada en BCD+3.

Para comenzar a desarrollar este ejercicio, debemos aclarar que el objetivo finales sumar 3 al valor binario de la entrada del circuito, de modo que la tabla de verdad de

partida ser la siguiente:

A1 A0 B1 B0 S1 S2

0 0 0 0 0 00 0 0 1 0 1

0 0 1 0 1 0

0 0 1 1 1 1

0 1 0 0 0 1

0 1 0 1 0 1

0 1 1 0 1 0

0 1 1 1 1 1

1 0 0 0 1 0

1 0 0 1 1 0

1 0 1 0 1 0

1 0 1 1 1 1

1 1 0 0 1 1

1 1 0 1 1 11 1 1 0 1 1

1 1 1 1 1 1

Dec. C B A F3 F2 F1 F0 Dec.

0 0 0 0 0 0 1 1 31 0 0 1 0 1 0 0 4

2 0 1 0 0 1 0 1 53 0 1 1 0 1 1 0 64 1 0 0 0 1 1 1 75 1 0 1 1 0 0 0 86 1 1 0 1 0 0 1 97 1 1 1 1 0 1 0 10


8/15


De esta tabla obtenemos las 4 tablas de Karnaugh correspondientes a lassimplificaciones de F3, F2, F1y F0:

F3 F2

F3 = c.b + c.a; F3 = c.(a+b)

F1 F0

Una vez obtenidas las funciones simplificadas por Karnaugh, podemos procedera disear un circuito que se compondr de una lnea de tres entradas C, B y A, y otralnea de cuatro salidas, F3, F2, F1 y F0. El circuito que cumple los requisitos literales delas funciones es el siguiente, ms adelante se mostrar el circuito optimizado:


9/15


Para comprobar el funcionamiento se ha realizado un ejemplo en el que se envaun dato, y se comprueba tramo a tramo la operacin y el resultado.

Ejemplo:

En el ejemplo vemos como al meter el dato BCD 010, que en decimal sera un 2,el resultado de las lneas de salida en BCD+3 0101, en decimal un 5, as comprobamosque 2 + 3 = 5, por lo que el circuito funciona correctamente, cumpliendo su tabla deverdad.

El circuito optimizado con el que se eliminan 5 puertas, es el siguiente:

C B A F3 F2 F1 F0

0 0 0 0 0 1 10 0 1 0 1 0 00 1 0 0 1 0 1

0 1 1 0 1 1 01 0 0 0 1 1 11 0 1 1 0 0 01 1 0 1 0 0 11 1 1 1 0 1 0


10/15


3) Mediante un dispositivo captador, se obtienen tensiones continuas

comprendidas entre 0v y 15v, directamente proporcionales a la temperaturaexistente en un local, dentro de un rango comprendido entre 0C y 50C.

Dicha seal, aplicada a un convertidor A/D, permite obtener informacinbinaria en cdigo Gray con 4 bits en pasos de 1v por cada combinacin posible.

Dos seales S1 y S2 permitirn activar un sistema de control de latemperatura de acuerdo con las siguientes especificaciones:

0 < T =< 15C Debe activarse S1

15C < T =< 30C No se activa ni S1 ni S230C < T =< 50C Debe activarse S2

Para comenzar el ejercicio debemos averiguar que temperaturas corresponden acada combinacin Gray, con el fin de establecer unos lmites de activacin ydesactivacin de S1 y S2.

En esta tabla se han representadotodas las magnitudes necesarias paracomprender y desarrollar el ejercicio. Enella vemos como a la derecha se hanrepresentado los valores de la lnea deentrada del bloque que pretende elejercicio, se supone que antes tenemos unconversor A/D que nos sirve en Gray, demodo que los datos D, C, B y Adesempean la labor de cdigo Gray, paralos que se ha dado una temperatura,

representada a su derecha, en saltos de3.3C, que son los que va a dar el conversorA/D, ya que al ser 1v por C, y al tener unmargen de 0C a 50C, sabemos que cadacombinacin corresponde a dicho margende 3.3C.

Basndonos en esos saltos detemperatura y en los mrgenes que marca el ejercicio, se ha definido un 1 a la salida deS1, para los valores comprendidos entre 0.0C y 13.2C, y para S2, la salida en nivel altoestar entre 33.0C y 49.5C, con esto se cumple la norma de:

0 < T =< 15C Debe activarse S1

15C < T =< 30C No se activa ni S1 ni S230C < T =< 50C Debe activarse S2

A la derecha de la tabla, vemos el valor en Decimal de la combinacin Gray si setomase como una entrada en BCD, esto se hace para que la comprobacin ysimplificacin de las funciones de salida sea ms cmoda y posible.

D C B A C S1 S2 Dec.0 0 0 0 0.0 1 0 00 0 0 1 3.3 1 0 10 0 1 1 6.6 1 0 30 0 1 0 9.9 1 0 20 1 1 0 13.2 1 0 60 1 1 1 16.5 0 0 70 1 0 1 19.8 0 0 50 1 0 0 23.1 0 0 41 1 0 0 26.4 0 0 12

1 1 0 1 29.7 0 0 131 1 1 1 33.0 0 1 151 1 1 0 36.3 0 1 141 0 1 0 39.6 0 1 101 0 1 1 42.9 0 1 111 0 0 1 46.2 0 1 91 0 0 0 49.5 0 1 8


11/15


Una vez explicada la tabla de verdad del ejercicio, podemos proceder a obtenerlas tablas de Karnaugh de las funciones S1 y S2, que se han representado aqu:

S1 S2

Con las dos funciones ya simplificadas, podemos proceder a implementar elcircuito con puertas lgicas, y al hacerlo obtenemos el siguiente resultado:

Para experimentar con este circuito, representamos uno de prueba con

visualizadores intermedios, y suponiendo una seal de entrada cualquiera.


12/15


Ejemplo primero:Se ha elegido una temperatura sea de 9C, de modo que entra en el rango de

6.6C-9.9C, as, el cdigo generado por el conversor A/D ser 0011, por lo que sedeber ver activa la salida S1.

Ejemplo segundo:En este caso la temperatura es de 25C, lo que har que ninguna de las salidas se

active, ya que se encuentra en el rango de 23.1C y 26.4C, y el cdigo generado a laentrada ser 0100.

D C B A C S1 S2 Dec

0 0 0 0 0.0 1 0 00 0 0 1 3.3 1 0 10 0 1 1 6.6 1 0 3

0 0 1 0 9.9 1 0 20 1 1 0 13.2 1 0 60 1 1 1 16.5 0 0 70 1 0 1 19.8 0 0 50 1 0 0 23.1 0 0 41 1 0 0 26.4 0 0 121 1 0 1 29.7 0 0 131 1 1 1 33.0 0 1 151 1 1 0 36.3 0 1 141 0 1 0 39.6 0 1 10

1 0 1 1 42.9 0 1 111 0 0 1 46.2 0 1 91 0 0 0 49.5 0 1 8

D C B A C S1 S2 Dec

0 0 0 0 0.0 1 0 00 0 0 1 3.3 1 0 10 0 1 1 6.6 1 0 30 0 1 0 9.9 1 0 20 1 1 0 13.2 1 0 60 1 1 1 16.5 0 0 70 1 0 1 19.8 0 0 50 1 0 0 23.1 0 0 4

1 1 0 0 26.4 0 0 121 1 0 1 29.7 0 0 131 1 1 1 33.0 0 1 151 1 1 0 36.3 0 1 141 0 1 0 39.6 0 1 101 0 1 1 42.9 0 1 111 0 0 1 46.2 0 1 91 0 0 0 49.5 0 1 8


13/15


Ejemplo tercero:En este ltimo caso, la temperatura elegida har que sea S2 quien se active, para

ello, se han tomado 31C, que esta en el intervalo de los 33C, que es el primero de laltima zona calorfica. Esa temperatura es codificada como 1111, de modo que el casoser el que sigue:

Por ltimo, queda presentar el circuito optimizado, con el que se eliminan 2puertas:

D C B A C S1 S2 Dec

0 0 0 0 0.0 1 0 00 0 0 1 3.3 1 0 10 0 1 1 6.6 1 0 30 0 1 0 9.9 1 0 20 1 1 0 13.2 1 0 60 1 1 1 16.5 0 0 70 1 0 1 19.8 0 0 50 1 0 0 23.1 0 0 41 1 0 0 26.4 0 0 121 1 0 1 29.7 0 0 13

1 1 1 1 33.0 0 1 15

1 1 1 0 36.3 0 1 141 0 1 0 39.6 0 1 10

1 0 1 1 42.9 0 1 111 0 0 1 46.2 0 1 91 0 0 0 49.5 0 1 8


14/15


Anexo 1

Circuito Integrado 4071: Es un chip de 14 patillas, que tiene en su interior 4puertas lgicas OR. El patillaje es el siguiente:

Circuito Integrado 4069: Este CI, integra 6 puertas inversoras NOT, en 14patillas. La filosofa de este integrado es invertir la entrada, de modo que si en una

puerta se tiene un nivel alto, a la salida habr un nivel bajo, y viceversa. Su patillaje esel siguiente:

N Nombre Descripcin

1 I1 Entrada 1 de la 1 puerta2 I2 Entrada 2 de la 1 puerta3 O1 Salida de la 1 puerta4 O2 Salida de la 2 puerta5 I3 Entrada 1 de la 2 puerta6 I4 Entrada 2 de la 2 puerta7 VSS Masa8 I5 Entrada 1 de la 3 puerta

9 I6 Entrada 2 de la 3 puerta10 O3 Salida de la 3 puerta11 O4 Salida de la 4 puerta12 I7 Entrada 1 de la 4 puerta13 I8 Entrada 2 de la 4 puerta14 VDD +5 V Continua

T. de Verdadb a Salida

0 0 00 1 11 0 11 1 1

N Nombre Descripcin

1 I1 Entrada de la 1 puerta2 O1 Salida de la 1 puerta3 I2 Entrada de la 2 puerta4 O2 Salida de la 2 puerta5 I3 Entrada de la 3 puerta6 O3 Salida de la 3 puerta

7 VSS Masa8 O4 Salida de la 4 puerta9 I4 Entrada de la 4 puerta

10 O5 Salida de la 5 puerta11 I5 Entrada de la 5 puerta12 O6 Salida de la 6 puerta13 I6 Entrada de la 6 puerta14 VDD +5 V Continua

T. de Verdad

a Salida

0 11 0


15/15


Circuito Integrado 4081: En este CI hay 4 puertas tipo AND, cuyocomportamiento y patillaje est a continuacin:

N Nombre Descripcin

1 I1 Entrada 1 de la 1 puerta2 I2 Entrada 2 de la 1 puerta3 O1 Salida de la 1 puerta4 O2 Salida de la 2 puerta5 I3 Entrada 1 de la 2 puerta6 I4 Entrada 2 de la 2 puerta7 VSS Masa8 I5 Entrada 1 de la 3 puerta9 I6 Entrada 2 de la 3 puerta

10 O3 Salida de la 3 puerta

11 O4 Salida de la 4 puerta12 I7 Entrada 1 de la 4 puerta13 I8 Entrada 2 de la 4 puerta14 VDD +5 V Continua

T. de Verdad

b a Salida

0 0 0

0 1 01 0 01 1 1

4_karnaugh

Documents