Teorico:

Respuestas cortas:

1- Qu bandera se utiliza para habilitar las interrupciones internas? Pag 163Ninguna.2- Qu tipo de error comprueba la instruccin INTO? Pag 267Overflow; OF=13- Estoy en lo cierto si digo que LRU es el algoritmo de sustitucin mediante el cual se elimina arbitrariamente una va en una cache asociativa de n vas? Pag 141No, es el que borra el que menos se uso recientemente4- Cul es el efecto de la ejecucin de la instruccin ROR AX,1? Pag 329Rota 1 bit a la derecha los bits de AX5- Es significativa la informacin del campo base de un descriptor de segmento si su bit de presencia indica ausente?Porque? pag 184Resp1: No, porque no est en la MP entonces no tiene direccinResp2: No, al estar ausente se desconoce la base6- Estoy en lo cierto si digo que el bit de granularidad indica que la pagina esta segmentada? Pag 185No, indica que el segmento esta paginado7- Cules son los registros de uso del programador de aplicaciones que contienen la base de un segmento de modo real? Pag 156Registros de Segmento: CS, DS, SS, ES, FS, GS (multiplicados por 16)8- Existe alguna forma de identificar un cdigo de operacin no vlida? Pag 269Si, mediante una excepcin. (Flag UD)9- Con dos o tres palabras como max. Indique que es una pila Acumulador de datos10- Cul es el registro que apunta a la primera posicin vacia de la pila?SP11- Cul es el criterio de acceso que se utiliza para acceder a ella?Con los registros SP y BP ingresando los datos de modo LIFO12- Qu instrucciones assembler conoce que permitan transferir datos desde ella y hacia ella?Pop y Push13- Estructura de dato utilizada, en ocasiones, para resguardar l contenido de los registros de CPUPila14- Metodo que actualiza la memoria desde cache por cada vez que se escribe en ellaEscritura inmediata15- Conjunto de registros de la CPU utilizados para contener la entidad base en una direccin segmentadaRegistros de segmento16- Registro de 32 bits que actua como puntero de instruccinEIP17- Caso en que la referencia a memoria del operando se encuentra directamente en la instruccinModo directo18- Memoria de poca capacidad que especficamente guarda la direccin lineal y la direccin fsica de las ultimas 32 paginas de cdigo accedidas dentro del microprocesadorTLB19- Cul es la ultima direccin accesible en un segmento virtual determinada por el campo limite de su descriptor? (en hexadecimal)FFFFF20- Seal de solicitud de pedido de atencin por parte de un dispositivo externo a la cpuIRQ21- Qu es una doble falta?Cuando mientras se est atendiendo una excepcin, se produce otra.22- Si para resguardar el entorno de CPU se ejecutaron las siguientes instrucciones Secuencia: PUSH reg n, PUSH reg n+1, PUSH reg n+2. Cules seran las intrucciones y en qu orden orden se deben ejecutar para restaurar correctamente la informacin de los registros?Pop regn+2, Pop regn+1, Pop regn23- Identifique un registro visible al que debe hacer referencia una instruccin que utiliza para obtener el operando el modo implcitoNinguno24- Cul es el criterio de acceso que se utiliza para acceder a la memoria de etiquetas de una cache totalmente asociativa?La parte etiqueta de la direccin solicitada se compara con cada una de las etiquetas de la cache25- Indique los pasos necesarios a nivel ejecucin para determinar si el operando 1 es distinto del operando 2Pods restar ambos operandos (con la instruccin SUB) y chequear el flag indicador de cero (ZF), si vale 1 quiere decir que son iguales, es decir que la resta di cero.26- Estructura de dato utilizada para resguardar el contenido de los registros de CPU ----pila?27- Como se denomina genricamente a las distintas formas de actualizacion de memoria principal? Cual es el mtodo que actualiza la memoria desde cache por cada vez que se escribe en ella.a) ? b) Actualizacin por escritura inmediata28- Cual es la finalidad de los registros de segmento? Identificar la base de los diferentes segmentos a los que referencia cada uno29- Registro que acta como puntero de instruccin y su longitud en bitsEIP, 32 bits30- Donde se encuentra el dato en el caso en que una instruccin sea de modo directo a memoria?En la direccin que se encuentra en la misma instruccin31- Buffer de traduccin anticipada, que es y para que se utilizaTLB: es una tabla que contiene la traduccin de direccin Lineal a Fsica de las ultimas 32 pginas accedidas, para ahorrar tiempo de traducciones32- En que se mide el ciclo completo de una instruccinNanosegundos33- Cul es la seal de respuesta de la CPU a la solicitud de atencin por parte de un dispositivo externo y que modulo se encarga de atender estas cosas----34- cul es el parmetro que indica la cantidad de bits que se transmiten por unidad de tiempo a traves del bus, y en que unidad se mideVelocidad de transferencia, puede ser en kb/s, mb/s, gb/s...35- A qu denominamos Modelo de Maquina para el Programador de Aplicaciones? Como esta constituido?

Resp1: A los registros que tiene disponible el programador de aplicaciones: los de propsito gral, el puntero de instrucciones, los indicadores de estado y los registros de segmento.Resp2: Conjunto de registro de la CPU utilizado para funciones como la administracin de la memoria virtual, la conmutacin de tareas o la gestin de cache36- Tipos de memoria de altas prestaciones caracterizadas porque entregan informacin con uno o ambos flancos de la seal de sincronismo

SDRAM?37- Denominacin dada al hueco de representacin entre dos valores reales representables en punto flotante y cuyo valor depende del formato y de la precisin

Underflow38- Conjunto de tcnicas que permiten utilizar un conjunto de discos de menor capacidad en lugar de un nico disco e incorporar mecanismos para la recuperacin de informacin almacenada en caso de producirse errores o fallasRAID39- Denominaciones dadas a los terminales que dispone el procesador para la recepcin de peticiones de interrupcin de hardware o externas, indicando la funcin de cada uno de ellosNMI: interrupcin no mascarable (siempre son atendidas) y INTR: interrupciones mascarables. Se atienden si la bandera de estado IF esta activa40- Es necesario resguardar el valor actual del registro de la prxima instruccin al ejecutar una instruccin de salto condicional?Porque?(para mi si era necesario pero lo dieron como incorrecto)41- Mecanismo que permite acelerar la ejecucin del programa mediante la estrategia de dividir el ciclo de instruccin en fases de duraciones predeterminadas----42- Tipo de correspondencia utilizada en un sistema d memoria cache donde cada bloque de memoria principal puede ubicarse en cualquiera de las lneas de un grupo pre asignado----43- Tipo de excepcin que surge cuando el procesador detecta anomalas como el intento de transferencia de la ejecucin a un segmento marcado como no ejecutableFalta o Error

Verdadero o Falso

1- La instruccin MOV permite transferir 2 bytes a la pilaFalso, se utiliza para transferir datos de una posicin de memoria a otra2- La instruccin INC incrementa la informacin de un registro o de un operando en memoriaVerdadero3- LIFO es un algoritmo de sustitucin utilizado para actualizar una memoria cacheFalso, pueden ser LRU, Random, FRQ, NLU o FIFO4- Un descriptor de segmento contiene un campo para almacenar la base de un segmento presenteVerdadero5- En una direccin virtual el campo selector contiene la base del segmentoFalso, eso lo tiene la direccin lineal6- El bit de granularidad del campo atributos de la tabla de paginas indica que el segmento esta paginado (pag 185)Verdadero7- Es necesario que el programador de aplicaciones actualice el valor del registro LDTR que apunta a la tabla local activaFalso, se encarga el SO8- La MMU permite la traduccin de una direccin segmentada a direccin fsicaVerdadero, mediante la Unidad de Segmentacion y/o Paginacion (me confunde lo de direccin segmentada)9- Los registros de clculo son registros de uso del programados de aplicacionesregistros de clculo?10- Celeron y Xeon son versiones de la marca AMD. Pag 401Falso, son la versin barata y mejorada(respectivamente) del Pentium II11- Las excepciones se atienden solo si estn habilitadas por un flag del registro de estado (IF) pag 163Falso, el IF habilita las interrupciones mascarables (INTR)12- En el Pentium Pro el microprocesador no es responsable de la traduccin de instrucciones CICS a RISC, sino que lo hace el compilador. Pag 376Falso, el micro es el responsable13- INTO comprueba el valor del flag de underflow del registro de estado. Pag 267Falso, comprueba el overflow14- Escritura obligada o write back es el algoritmo de sustitucin mediante el cual se elimina de la via seleccionada la lnea que menos se haya utilizado recientemente. Pag 141Falso. El algoritmo es el LRU. Escritura obligada deterina que se va a actualizar la memoria cuando sea estrictamente necesario15- En un descriptor de segmento el campo limite contiene la direccin donde termina el segmento cuando el segmento est presente de la memoria principal. Pag 184Falso, expresa el tamao del segmento16- Existen diferente tipos de ciclos de bus en el Pentium, uno de ellos es el modo Sencillo, Simple o no Brust. Pag 299Verdadero17- SAL AX,1, desplazamiento de tipo aritmtico de los bits de AX una vez hacia la izquierda. Pag 329Verdadero18- La instruccin NEG realiza el complemento a dos del operando. Pag 327Verdadero19- El bit de granularidad indica que un segmento esta paginado. Pag 185Verdadero20- Los registros de segmento y los registros de propsito general son registros de uso del programador de aplicaciones. Pag 157Verdadero21- La Unidad de Paginacion traduce la direccin lineal a fsica. Pag 195Verdadero22- Son atributos de pgina los siguientes, presencia, accedida, sucio o de escritura. Pag 202Verdadero23- Un codigo de operacin no vlido genera una excepcin dado que no puede decodificarsefalso? Pag 27124- En un modo de direccionamiento directo para obtener el dato se accede a memoria una sola vezVerdadero, porque tens directamente la direccin de memoria, asi que accedes una sola vez25- El rango de direcciones de 16 bits es (-32768;+32767)----26- En una instruccin de una direccin, un campo es el cdigo de operacin y el otro la referencia al dato o tambin puede ser el dato en modo de direccionamiento inmediato----27- Una instruccin con formato mnemnico mem , reg es una instruccin que requiere un acceso a memoria principalVerdadero28- La frecuencia indica la cantidad de ciclos por segundo y la unidad que la representa es el HzVerdadero29- Un cilindro de disco es el conjunto de todas las pistas de todas las superficies grabables de un disco.Falso, son todas las pistas de todas las superficies grabables que estan alineadas (mismo numero).30- Los dgitos en hexa 000 y FFF pueden representar la primera y ultima direccin fsica de una palabra de memoria de 8 bits y capacidad de 8KFalso, capacidad de 4K31- Con X dgitos decimales se pueden obtener 10^X 1 nmeros decimales distintos.Falso, se obtienen 10^x32- Una instruccin de salto incondicional implica resguardar el valor actual del puntero de instruccionesFalso, en un salto incondicional no tiene sentido resguardar el valor actual del puntero de instrucciones debido a que no hay retorno33- La frecuencia indica la cantidad de ciclos por segundo y la unidad que la representa es el nanosegundoFalso, la unidad es el HertzMas respuestas

23. Segn vi en la resolucin del final que tena esa pregunta, la respuesta es "ninguno", ahora por qu no se :P25. Pods restar ambos operandos (con la instruccin SUB) y chequear el flag indicador de cero (ZF), si vale 1 quiere decir que son iguales, es decir que la resta di cero.32. Nanosegundos.34. Velocidad de transferencia, puede ser en kb/s, mb/s, gb/s...35. A los registros que tiene disponible el programador de aplicaciones: los de propsito gral, el puntero de instrucciones, los indicadores de estado y los registros de segmento.26. Me pareci leer en alguna resolucin que es SDRAM, igual ni idea de donde sacaron la rta :P42. Correspondencia directa.VoF9. Yo encontr que era verdadera, pero igual ni idea dnde mencionan a esos registros de clculo xd24. Verdadero, porque tens directamente la direccin de memoria, asi que accedes una sola vez.25. Me parece que es al revs, o sea: -32767;+32768, pero no estoy seguro.

Otro:5- No, al estar ausente se desconoce la base.33- El modulo encargado no es el modulo de E/S? La primer parte de la rta no la puedo encontrar en el libro pero supongo que debe estar dnde se habla de la seal IRQ que le llega a la CPU por parte de un dispositivo externo cuando le hace un pedido.42- Es confuso lo del grupo preasignado...

V o F3- 8- Falso, La MMU traduce una direccin virtual a fsica? 24- Me confunde eso porque los modos de direccionamiento son: inmediato, en memoria o por registro.25- Falso, porque depende si el rango es con signo (-32768;+32767) o sin signo (0;65535)26- Verdadero (CS=DS)?