tema sistemas combinacionales

Tema 5. Sistemas combinacionales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 1

Tema 5. SISTEMAS COMBINACIONALES


SISTEMAS COMBINACIONALES

Sistemas combinacionales.CodificadoresDecodificadoresMultiplexoresDemultiplexoresComparadoresDetectores de paridad


Sistemas combinacionales (I)

• Son aquellos en los que su salida depende de la combinación aplicada a sus entradas.

• A cada combinación de entrada le corresponde siempre los mismos niveles de salida.


Codificadores (I)

• Son circuitos combinacionales que transforman un número decimal en un código binario.

• Esta formado por ‘N’ salidas y 2N entradas, una por cada número decimal.

CodificadorM:NM = 2N N


Codificador (II)• Pueden ser:

– Codificadores sin prioridad.– Codificadores con prioridad.

• Codificador sin prioridad. Solo puede estar activa una entrada.

1

0

0

0

3

Entradas

0

1

0

0

2

0

0

1

0

1

110

010

100

001

D0D10

Salidas


Codificadores (III)

• Codificador con prioridad. Cuando hay más de una entrada activa, en la salida se obtendrá la combinación correspondiente a la entrada de mayor prioridad.

1

0

0

0

3

Entradas

X

1

0

0

2

X

X

1

0

1

11X

01X

10X

001

D0D10

Salidas


Codificadores (IV)

• Algunos integrados comerciales:– 74148 (Codificador de prioridad 8:3)– 74147 (Codificador decimal)


Decodificadores (I)

• Son circuitos combinacionales que transforman un código binario, en código decimal.

• Esta formado por N entradas y 2N salidas.

DecodificadorN:M M = 2NN


Decodificadores (II)

• Tabla de verdad de un decodificador 2:4

0

1

0

0

D2

1

0

0

0

D3

1

1

0

0

E1

Entradas

1

0

1

0

E0

00

00

01

10

D0D1

Salidas


Decodificadores (III)

• Decodificadores BCD 7 segmentos• Es un tipo especial de decodificador,

empleado para la excitar visualizadores de LED de siete segmentos o displays.

• Esta formado por 4 entradas y 7 salidas.• El estado de las salidas dependerá, del

dígito decimal que deseemos representar en el display.


Decodificadores (IV)

• Teniendo en cuenta la siguiente distribución de los segmentos de un display, obtenemos la tabla de verdad de un decodificador BCD/7 segmentos:

ab

c d e

gf

común

p

Vista posterior

a

b

c

d

e

f g

Vista delantera


Decodificador (V)

00000001111

00011110111

10010111011

01000110011

00110011101

00011010101

11100111001

11111110001

11100001110

00111110110

10110111010

01100110010

11110011100

11011010100

01100001000

11111100000

abcdefgABCD

SALIDASENTRADAS

a

b

c

d

e

f g


Decodificadores (VI)

• Algunos integrados comerciales:– 74138 (Decodificador 3:8)– 74139 (Decodificador 2:4 Dual)– 74154 (Decodificador 4:16)– 7442 (Decodificador BCD/decimal)– 74141 (Decodificador BCD/decimal)– 7447 (Decodificador BCD/7 segmentos)– 7448 (Decodificador BCD/7 segmentos)


Multiplexores (I)

• El multiplexor o selector de datos, es un circuito combinacional formado por N terminales de selección, 2N entradas y una salida.

• Dependiendo de la combinación binaria aplicada en los terminales de selección, aparecerá en la salida el dato correspondiente a la entrada seleccionada.


Multiplexores (II)

MUX SalidaEntradas

2N

SelecciónN


Multiplexores (III)

• Diseño del MUX 2:1 con puertas lógicas. Tabla de verdad

11S0

11S0

E0 E1E0 E1E0 E1E0 E1

1

0

1

0

Salida (X)

1X1E1

1X0

01XE0

00X

S0E0E1

X = E0 S0 + S0 E1


Multiplexores (V)

• Circuito del MUX 2:1 con puertas lógicas

S0

X = E0 S0 + E1 S0

E0

E1

E0 S0

E1 S0


Multiplexores (VI)

• Aplicaciones:– Selector de datos.– Resolución de ecuaciones lógicas.– Conversión de datos paralelo-serie.

• Algunos integrados comerciales:– 74151 (Multiplexor 8:1)– 74153 (Multiplexor 4:1 Dual)– 74157 (Cuádruple multiplexor 2:1)


Demultiplexores (I)

• Los demultiplexores o distribuidores de datos, son circuitos combinacionales formados por N terminales de selección y 2N salidas.

• Dependiendo de la combinación binaria aplicada a los terminales de selección, el nivel de la entrada aparecerá en la salida seleccionada.


Demultiplexores (II)

DMUXEntrada Salidas2N

SelecciónN


Demultiplexores (III)

• Algunos integrados comerciales:– 74138 (Demultiplexor 1:8)– 74139 (Demultiplexor 1:4 Dual)– 74154 (Demultiplexor 1:16)– 74155 (Demultiplexor 1:4)


Comparador (I)

• Es un circuito combinacional capaz de comparar dos combinaciones binarias presentes en sus entradas.

• Permite determinar si las combinaciones son iguales o distintas. Si son distintas, cual de ellas es mayor.

• Integrado comercial:– 7485


Comparador (II)

COMP7485

A

A > BBEntradas A = B Salida

A < BA > BA = BA < B


Generador-Detector de paridad (I)

• En la transmisión de señales digitales, es posible que debido a agentes externos (ruido), algún bit pueda ser modificado.

• Para detectar esta variación es necesario el uso de sistemas de detección de errores.

• Entre ellos se encuentran los generadores-detectores de paridad.


Generador-Detector de paridad (II)

• El generador de paridad añade un bit de paridad al dato transmitido.

• A este bit se le denomina bit de paridad.• Existen dos convenios:

– Paridad par (even parity). Si el número de unos es par, el bit de paridad es ‘0’. En caso contrario es ‘1’.

– Paridad impar (odd parity). Si el número de unos es par, el bit de paridad es ‘1’. En caso contrario es ‘0’.


Generador-Detector de paridad (III)

• Decimos que un número binario tiene paridad par, si el número de unos (1), es par.– Ejemplo: 10001101 (4 unos)

• Decimos que un número binario tiene paridad impar, si el número de unos (1), es impar.– Ejemplo: 10011011 (5 unos)

• El número 0 en binario se le considera de paridad par.


Generador-Detector de paridad (IV)

• Los detectores de paridad, siguen dos procesos:– Obtienen la paridad del número binario

recibido.– Comparan el bit obtenido por el detector, con el

bit de paridad transmitido.

tema sistemas combinacionales

Documents