tema i - el.bqto.unexpo.edu.veel.bqto.unexpo.edu.ve/~ltarazona/spds/spds1a.pdf · • circuitos...

22/05/02 EL-523063 Sistemas de Procesamiento Digital de Señales – Luis Tarazona 11

TEMA I

Introducción a los Sistemas de Procesamiento Digital de Señales


¿Qué es PDS?• Procesamiento: Ejecución de operaciones

sobre unos datos de acuerdo a instrucciones programadas.

• Señal: Un parámetro variable a través del cual se transmite información usando circuitos electrónicos.

• Digital: relativo al uso de señales discretas para representar información en forma numérica.


¿Qué es PDS?

Una definición:Es el análisis, modificación o manipulación de información, la cual es medida o representada mediante una secuencia discreta de números.

PDS son las matemáticas, los algoritmos y técnicas utilizadas en la manipulación de dicha información digitalizada.


Disciplinas relacionadas con PDS


Áreas de aplicación de PDS

• Espacial:– Mejoramiento de imágenes espaciales.– Compresión de datos.

• Médica:– Diagnóstico por imágenes.– Análsis de electrocardiograma.

• Comercial:– Compresión de imágenes y sonido para multimedia.– Efectos especiales para cine.– Video conferencia.

• Militar:- Radar, sonar, comunicaciones seguras.


Áreas de aplicación de PDS• Telefonía:

- Compresión de voz y datos, reducción de eco, Multiplexaje, filtrado.

• Industrial:- Detección de yacimientos de petróleo y minerales- Control y monitoreo de procesos.- Herramientas de diseño y CAD.

• Científica:- Análisis y registro de terremotos.- Adquisición de datos.- Análisis espectral.- Simulación y modelado de sistemas.


Algunas aplicaciones del PDSTecnologías de modems:

xDSL, cable modems

Sistemas de almacenamiento y recuperación de datos:

Discos duros, CD-ROM,

Audio y vídeo digital

Comunicaciones inalámbricas:Celulares, satélites

Equipos médicos:cámaras, escáners


Técnicas de Implementacion para sistemas de PDS

• Tecnologías de circuitos integrados.• Ventajas y problemas de la tecnología

VLSI.• Requerimientos para sistemas de PDS.• Circuitos integrados de funciones

especiales para PDS.• Uso de Dispositivos de logica

programable.• Otros estilos de implementacion ASIC.


Circuitos Integrados (ICs)

ProductosEstándar

ICs de aplicaciónEspecífica (ASICs)

Casi-a-medida(Semi-custom)

ICs defunción

fija

Micro-Procesadores

ICsProgramables

(reconfigurables)

A la medida(full-custom)

“GateArray”

Celdasestándar

Tecnologías de Circuitos Integrados:


Escalas de Integración

+ 10 000Microprocesadores, memorias grandes, ICs de

comunicaciones y multimedia

VLSI (Integración a muy larga escala)

1000’sALUs, periféricos (UARTs, PIAs, etc)

LSI (Integración a larga escala)

100’sRegistros, contadores, muxs,codificadores

MSI (Integración a mediana escala)

10’sCompuertas, flip-flops, latches

SSI (Integración a pequeña escala)

~Número de transistores

Función de producto estándar

Nivel de Integración


Motivación para el uso de VLSI

• Tamaño reducido• Consumo de potencia reducido• Confiabilidad en aumento• Mayor seguridad en el diseño – difícil

de copiar• Bajo costo (en volúmenes grandes)


Varias opciones:• Soluciones basadas en

microprocesador:– Económico, flexible, pero con bajo

desempeño relativo.• Soluciones basadas en ICs de función

fija:– Mayor desempeño, mas costoso, menos

flexible, menor densidad.

Elección de una Implementación


Elección de una Implementación• Soluciones basadas en ASICs:

– Potencialmente la mejor, pero...– Los costos pueden ser muy altos a menos

que se manejen grandes volúmenes– Requieren uso extensivo de herramientas

CAD– La prueba de diseños se hace un asunto

de importancia


Elección de una Implementación• Soluciones basadas en Procesadores

Digitales de Señal (DSPs):– Procesadores optimizados para realizar

sumas, multiplicaciones y otras operaciones comunes en PDS.

– La tecnología actual permite su uso en aplicaciones antes restringidas a ICs dedicados y ASICs.

– Económicos y de bajo consumo.


Elección de una Implementación• El compromiso de beneficio entre

diferentes modos de implementación está en constante cambio siguiendo los cambios tecnológicos.

• A veces una mezcla de soluciones es apropiada; el uso de circuitos casi-a-medida (semicustom) y de lógica programable se ha incrementado en la implementación de subsistemas digitales


Requerimientos particulares para PDS

• Usualmente alguna restricción de desempeño en tiempo real.

• Generalmente es mas importante una alta productividad (throughput) que una baja latencia.

• Gran cantidad de procesamiento aritmético (con frecuencia operaciones de multiplicar y acumular: y ←←←← y + cx )


Circuitos integrados de funciones dedicadas de PDS

• Varios fabricantes ofrecen una gama de productos diseñados para soportar el intensivo procesamiento aritmético necesario en aplicaciones de PDS:– Multiplicadores de punto fijo y de punto flotante.– Desplazador de barril (utilizado para normalizar

números en punto flotante).– Mulitplicador-acumulador de punto fijo.– Filtro digital.– Funciones de vídeo.


Revisión: Dispositivos Lógicos Programables (PLDs)

• Memorias programables de sólo lectura (PROM).

• Arreglo lógico programable (PLA).• Lógica de arreglo programable (PAL).• Dispositivos LSI programables:

– PLDs complejos– Arreglos de compuertas programables

(PGA, FPGA) .


¿Qué es un PLD (Programmable logic device) ?

• Chip LSI con una estructura de circuito “regular” que consta de celdas idénticas.– Permite al diseñador adecuarlo para funciones

específicas: debe ser programado por el usuario.– Cada celda puede programarse individualmente.

• Los diseños con PLD son más pequeños y rápidos que susequivalentes con SSI, MSI.

• El diseño se puede especificar mediante un programa en un lenguaje especial para PLD


Memorias programables de sólo lectura (PROM)

• Circuito combinacional con n entradas y b salidas

• Las n entradas se conocen como direcciones

• Consta de dos partes principales:– Decodificador de direcciones:

• Decodifica una de 2n direcciones– 2nxb elementos de almacenamiento de1bit

• Pueden ser fusibles, transistores, diodos, MOS de puerta flotante.


Estructura AND-OR de una PROMm0 m1 m2 m3 m4 m5 m6 m7

AND de 3entradas

OR de 8entradas

A

B

C

Z2

Z1

Z0

x = programado• = fijo

X

X

XX

X

X X

NOTE: Conexiones fijas en el arreglo AND yConexiones programables en el arreglo OR


Arreglo lógico programable (PLA)

• Dispositivo combinacional de dos niveles AND-OR caracterizado por:– Conexiones programables en el arreglo AND– Conexiones programables en el arreglo OR

• No están presentes todos los posibles términos AND:– No se puede implementar todas las combinaciones de

funciones posibles• La capacidad de un PLA se denota por:

entradas x productos x salidas


Estructura de un PLA 3x6x3

AND de 6entradas

OR de 6entradas

A

B

C

Z2

Z1

Z0


X

X

X

XX

X

X

XX

X


Lógica de arreglo programable (PAL)

• Dispositivo combinacional de dos niveles AND-OR caracterizado por:– Conexiones programables en el arreglo AND– Conexiones fijas en el arreglo OR

• No están presentes todos los posibles términos AND.

• No se puede implementar todas las combinaciones de funciones posibles

• Si un término producto es requerido por dos funciones diferentes, se debe implementar dos veces en en arreglo AND.


Estructura de un PAL de 3 entradas y3 salidas de 6 términos producto c/u

AND de 8entradas

OR de 6entradas

A

B

C

Z2

Z1

Z0


X

X

XX

X

X


Modificaciones a la estructura básica de un PLD

• Realimentación– Si la salida del arreglo OR tiene un camino hacia el

arreglo AND es posible construir lógica multinivel.• Salidas con registro

– Junto con la realimentación permiten la implementación de circuitos secuenciales de mediana-alta complejidad.

• Pines bidireccionales para E/S– Si los buffers de salida tienen 3 estados, es posible

usar el camino de realimentación para porveer entradas extra.

• Control de polaridad de la salida.


CAD para PLDs

• Los datos necesarios para configurar un PLD se obtienen de un mapa de fusibles, que describe cuales fusibles van a “quemarse”. Existen compliladores de algunos fabricantes de PLDs que permiten generar estos datos a partir de descriciones en alto nivel:– CUPL soporte para PLDs de diferentes

fabricantes.– ABEL Otro compliador universal muy popular.– PALASM Soporte solo para dispositivos de AMD


Ejemplo de la sintaxis de PALASM

Ecuaciones booleanas:• Salida no registrada:

Z1 = A*B*/C + /A*D• Entrada J a un flipflop JK:

Z2.J = C*D + A*/E• Control de tercer estado para el buffer de

salida de Z3:Z3.OE = D*/E


Dispositivos programables LSI:PLDs Complejos

• Para circuitos muy grandes, no es posible realizar arreglos únicos AND u OR:– Los retardos de propagación limitan el fan-

in de las compuertas AND.– Las entradas y funciones no necesitan

estar disponibles globalmente.• Los PLDs complejos estan formados de

bloques con estructuras PAL versátiles.


Arquitectura típica de un PLD complejo (ATF1500A de ATMEL)


Arquitectura de una macrocelda (ATF1500A)


Arreglos de Compuertas programable en campo - FPGAs

• Un FPGA (Field Programmable Gate Array) tiene una estructura similar al arreglo de compuertas programado por máscara (ver mas adelante).

• En este caso, se tiene un arreglo de celdas de núcleo programables rodeadas de celdas de E/S (I/O pads o I/O blocks) que sirven de interfaz entre las señales y los pines del dispositivo.

• La interconexión entre celdas o entre celdas y bloque de E/S se realiza mediante recursos de enrutamiento programables llamados canales de enrutamiento (routing channels).


Arreglos de Compuertas programable en campo - FPGAs

• La arquitectura puede ser:– De grano fino: Muchas celdas con funciones simples.

Por ejemplo la familia FPGA AT6000 de Atmel - El dispositivo mas grande tiene 3000 celdas que se configuran mediante multiplexores para generar diferentes funciones a nivel de compuertas.

– De grano grueso: Pocas celdas con mayor funcionalidad. Por ejmplo la familia XC3000 de Xilinx: El dispositivo mas grande tiene 320 bloques lógicos combinacionales (CLB), que usan tablas de búsqueda (LUT) para generar funciones de hasta 5 variables.


Diagrama de bloques de un FPGA• CLB = Configurable

Logic blocks – bloques lógicos configurables.

• IOB = Input/Output blocks – bloques de Entrada/Salida.

• Routing channels = canales de enrutamiento (programables para interconectar los bloques anteriores)


Canales de enrutamiento CLB


Arreglo de compuertas (Gate Array)

• Un arreglo de compuertas es un chip LSI hecho de componentes activos y pasivos no interconectados que han sido completamente procesados excepto por la capa final de interconexiónes de aluminio.

• El patrón de interconexiones se genera a partir de las especificaciones del problema.

• La lógica es programada en el dispositivo de manera similar a la programación de una ROM de máscara.


Arreglos de compuertas (2)• El núcleo (core) del arreglo contiene celdas de núcleo

rodeadas de celdas de entrada/salida (I/O pads) que sirven de interfaz hacia los pines del dispositivo.

• Las celdas consisten de agrupaciones regulares de transistores arreglados en bloques o filas separadas por canales de enrutamiento (routing channels).

I/O PAD

Celda


Transistores en un arreglo CMOS• El siguiente diagrama muestra un grupo de

cuatro transistores en un arreglo de compuertas CMOS típico

VDD

GND

Canal N

Canal PVDD

GND

Compuerta de polisilicio

Puntos de contacto

Canal N

Canal PVDD

GND

Compuerta de polisilicio

Puntos de contacto


Implementación de una compuerta NOR• Los puntos de contacto pueden conectarse entre sí

o a las líneas de potencia para formar un circuito CMOS:

VDD

GND

Canal N

Canal P

VDD

GND

54

23

Salida

1

3

A B

5

A B

2

3

1

Salida

VDD

GND

Canal N

Canal P

VDD

GND

54

23

Salida

1

3

A B

5

A B

2

3

1

Salida


VDD

GND

54

23

Salida

1

3

A B

A

B

5

4

3 SalidaA+B

2 1

VDD

GND

Implementación de una compuerta NOR• Los puntos de contacto pueden conectarse entre sí

o a las líneas de potencia para formar un circuito CMOS:


Macros para el diseño

• El fabricante del arreglo de compuertas provee una selección de macros, cada uno con una distribución de componentes predefinido y un comportamiento bien caracterizado.

• El diseñador utiliza los ítemes disponibles en una biblioteca de macros como bloques de construcción para circuitos más grandes.

• Las interconexiones entre macros se realizan a través de pistas de metal que corren a lo largo de los canales de enrutamiento.


Circuitos Integrados de Celda Estándar (Standard Cell ICs)

• En este tipo de ASIC las celdas están organizadas comúnmente como en un arreglo de compuertas: en filas separadas por canales de enrutamiento.

• Cada celda en la biblioteca de diseño esta diseñada “a la medida” para su función por el vendedor del silicio y no está limitada por una configuración de transistores predeterminada. – Esto le da al diseñador un conjunto de primitivas de

diseño, con características bien definidas, para construir un circuito.


• Para facilitar el diseño, las celdas se hacen con un ancho estándar de modo que puedan ensamblarse fácilmente para producir la diagramación final.

• Los canales de enrutamiento se pueden hacer tan anchos como se requiera para acomodar todas las conexiones entre celdas.

Circuitos Integrados de Celda Estándar (Standard Cell ICs)

I/O PAD

Celda


Tendencias de costo para diferentes tecnologías de circuitos integrados

10 103 105 107

PLD

Gate ArraySTD CellFull custom

Total de unidades producidas

CostoRelativoPor chip


Introducción a los Procesadores Digitales de Señal (DSPs)

• Algoritmos típicos de DSP:– Filtro FIR:

– Filtro IIR:

∑∑∑∑====

−−−−====M

kk knxany

0)()(

∑∑∑∑∑∑∑∑========

−−−−++++−−−−====N

kk

M

kk knxbknxany

10)()()(


• Algoritmos típicos de DSP:– Convolución:

– Transformada Discreta de Fourier:

∑∑∑∑−−−−

====

−−−−====1

0])/2(exp[)()(

N

nnkNjnxkX ππππ

∑∑∑∑====

−−−−====N

kknhkxny

0)()()(

Introducción a los Procesadores Digitales de Señal (DSPs)


Operaciones comunes en PDS

• De los algoritmos anteriores, es claro que estos comparten operaciones comunes: sumas, multiplicaciones, retardos y manejo de arreglos.

• Estas operaciones son las características claves de un DSP y por ello contienen hardware especial para ejecutarlas muy eficientemente.


Características claves de un DSP

• Multiplicaciónes y sumas en paralelo.• Arquitectura que permite accesos múltiples a

memoria (para buscar dos operandos y almacenar el resultado).

• Muchos registros para guardar datos temporalmente.

• Generación eficiente de direcciones para manejar arreglos.

• Modos especiales de direccionamiento: direccionamiento circular, direccionamento por bits invertidos (FFT).


Revisión:

ARQUITECTURA DE PROCESADORES


Arquitecturas de memoria

Arquitectura de Von Neumann (una sola memoria)

Unidad deprocesamiento

Memoria dedatos y

de programa

Unidad decontrol

Bus de datos

datos

direcciones

operandos

resultados

códi

go d

eop

erac

ión

esta

do

instrucciones


Arquitecturas de memoria

Arquitectura Harvard ( doble memoria)

Unidad Aritmética

Memoria de programa

Unidad decontrol

Dato

Dirección de programa

códi

go d

eop

erac

ión

esta

do

Instrucción

Memoria de datosDirección de dato


Flujo de instrucciones y flujo de datos

Flujo de instrucciones(Instruction stream)

Flujo de datos(data stream)


Procesamiento con uno y dos buses


Arquitecturas para el camino de datos (datapath)


Arquitectura típica de un DSP


Principales fabricantes de DSPs de propósito general

Texas Instruments

47%

Lucent28%

Motorola13%

Analog Devices

9%

Otros3%


Fabricantes y sus familias de DSPs

• Texas Instruments:TMS320C25; TMS320C30; TMSC320C40, TMS320C60.

• Motorola:DSP56000, DSP56100, DSP56300, DSP56600 y DSP96000.

• Lucent Technologies:DSP1600 y DSP3200.

• Analog Devices:ADSP2100 y ADSP21000


Arquitectura TMS320C60 (TI)


Arquitectura DSP96002 (Motorola)


Arquitectura DSP32C (Lucent)


Arquitectura ADSP21060 (Analog Devices)


Algunos parámetros a considerar en la elección de un DSP

• Formato aritmético (16,32,64, ... Bits)• Soporte para punto flotante• Desempeño (MIPS, MFLOPS)• Ancho de banda de acceso a memoria

externa• Ancho de banda para E/S• Número de multiplicadores en hardware• Número de registros• Arquitectura de memoria• Consumo de potencia, Costo


Ejemplo: La familia

TMS320c64x de TI (Diagrama de bloque del CPU)

++++

xxxx

++++

x

x

++

Data path 1

D1S1 M1L1

Register file AA15-A0

A31-A16

Instruction fetchInstruction dispatch

++++

Data path 2

++

D2 S2xxxx

x

x

M2++++

L2

Register file BB15-B0

B31-B16

Advanced instructionpacking

Instruction decode

Control registers

Advancedemulation In

terru

ptco

ntro

l

C64x CPU

++++

xxxx

++++

x

x

++

Data path 1

D1S1 M1L1


A31-A16

++++

xxxx

xxxx

++++

x

x

++++

Data path 1

D1S1 M1L1


A31-A16

Instruction fetchInstruction dispatch

++++

++++

Data path 2

++

D2++++

D2 S2xxxx

x

x

M2xxxx

xxxx

x

x

M2++++

L2++++

L2

Register file BB15-B0

B31-B16

Advanced instructionpacking

Instruction decode

Control registers

Advancedemulation In

terru

ptco

ntro

l

C64x CPU

Dual 64-bit load/store paths


Ejemplo de arquitectura: La familia TMS320c64x de TI

tema i - el.bqto.unexpo.edu.veel.bqto.unexpo.edu.ve/~ltarazona/spds/spds1a.pdf · • circuitos...

Documents