taller 1 microprocesadores

8/19/2019 Taller 1 Microprocesadores

1/8

ACULTAD DE INGENERIAS

UNIVERSIDAD DE CARTAGENA

CREAD CERETE

VII SEMESTRE DE ING. DE SISTEMAS

CIPA: LUIS FERNANDO MARIMONDEIVIS RODRIGUEZ

LUCY RUIZ LUNA

DOCENTE: ESP. CARLOS PIÑEREZ CALAO.

ASIGNATURA: MICROPROCESADORES

AGOSTO 25 DEL 2015


2/8

TALLER 1 MICROPROCESADORES

1. La Memoria que no utiliza un bus de datos para conectarse a unmicroprocesador es:

A. Memoria RAM

B. Memoria BIOS

C. Registros

. Memoria CI

!. Las operaciones l"gicas A#$ OR$ #O%$ &OR ' #A# se e(ecutan en:

A. La unidad de control

B. )n la AL*

C. La unidad de +roceso

. )n los registros de prop"sito general

,. Se cataloga como el celebro del Microprocesador:

A. La AL*

B. Los Registros de Segmento

C. La *C

. La unidad de -LAS

UNIVERSIDAD DE CARTAGENAFACULTAD DE CIENCIAS E INGENIERÍA

PROGRAMA DE INGENIERÍA DE SISTEMASASIGNATURA: MICROPROCESADORESPROGRAMAS A DISTANCIA – PESAD

TUTOR: ING. CARLOS PIÑEREZ CALAO

FACULTAD DE INGENERIAS DE SISTEMAS- CREAD CERETÉ


3/8

/. Los microprocesadores se di0iden:

A. +or el nmero de bit que 2orman los datos

B. +or el nmero de MI+S

C. +or el nmero de transistores

. +or el nmero de M-LO+S

3. Los tipos de buses que con2orman un microprocesador son:

A. Bus de registros$ bus de pilas 4 bus de banderas

B. Bus de interno 4 e5terno

C. Bus de interrupciones enmascarables 4 no enmascarables

. Bus de datos$ bus de control 4 bus de direcciones

6. Los pines que corresponden al bus de direcciones en el microprocesador queilustra la 2igura son:

A. A7 8 A13

B. 7 8 9


4/8

9. Son lneas de entrada 4 salida:

A. Bus de datos

B. Bus de direcciones

;. Se denomina sistema de microprocesador:

A. Cuando se conecta a memoria 4 a dispositi0os de entrada 4 salida

B. Cuando se conecta a memoria primaria 4 secundaria

C. Cuando se conecta al bus de control 4 direcciones

. Cuando se conecta a memoria 4 buses de datos

Cu?l de las siguientes #O es una arquitectura RISC@

A. Arquitectura MI+S

B. Arquitectura +oer+c

C. Arquitectura ARM


5/8

. Arquitectura Core

1!. *n procesador RISC es aquel que:

A. ue tiene un con(unto comple(o de instrucciones

B. ue tiene un con(unto reducido de instrucciones.

C. ue tiene un con(unto grande de instrucciones

. ue no tiene un con(unto instrucciones

1,. Indica cuales son los tipos de Socet e5istentes para microprocesadoresD+*))# S)R EARIAS R)S+*)S%ASF

A. +CI

B. LA

C. +A

. A+

1/. *n procesador CISC es aquel:

A. ue no tiene un con(unto instrucciones.

B. ue tiene un con(unto Geterog=neo de instrucciones.

C. ue tiene un con(unto reducido de instrucciones

. ue tiene un con(unto comple(o de instrucciones

13. La segunda generaci"n de procesadores D1


6/8

16. Los tipos de encapsulado de un microprocesador pueden ser: D+*))# S)REARIAS R)S+*)S%ASF

A. A+

B. Slot

C. +ci)

. Socet

19. >Cu?l de las siguientes no es un tipo de memoria cacG=@

A. LO

B. L1

C. L!

. L,

1;. >Cu?l es el tipo de memoria cacG= compartida por todos los nucleos de unmicroprocesador@

A. LO

B. L1

C. L!

. L,

1)n qu= medimos la tecnologa de 2abricaci"n de un microprocesador@

A. #an"metros

B. igaercios

C. +ic"metros. MegaGercios

!7. )l microprocesador de un m"0il Android es de tipo:

A. A+


7/8

B. RISC

C. +CI

. CISC

!1. >e qu= se encarga la *nidad AritmeticoHL"gica DAL*F de unmicroprocesador@

A. Se encarga de administrar todos los recursos del ordenador 4 dirigir todas susacti0idades$ 4 estableciendo la comunicaci"n entre la AL*$ la memoria principal 4el resto de componentes

B. Recibe datos 4 con ellos puede e2ectuar operaciones de c?lculo$comparaciones$ tomar decisiones l"gicasJ 4 de0uel0e el resultado

C. Sir0e para intercambiar datos con la memoria. %odas son 2alsas

!!. >e qu= se encarga la *nidad de control de un Microprocesador@

A. Se encarga de administrar todos los recursos del ordenador 4 dirigir todas susacti0idades$ 4 estableciendo la comunicaci"n entre la AL*$ la memoria principal 4el resto de componentes.

B. Recibe datos 4 con ellos puede e2ectuar operaciones de c?lculo$

comparaciones$ tomar decisiones l"gicasJ 4 de0uel0e el resultado.

C. Sir0e para intercambiar datos con la memoria

. %odas son 2alsas

!,. )l microprocesador Intel Core i3 es de tipo:

A. CISC

B. +CI

C. A+

. RISC

!/. *n procesador est? constituido b?sicamente por: D+*))# S)R EARIASR)S+*)S%ASF


8/8

A. *nidad AritmeticoHL"gica DAL*F

B. Registros Internos DRIF

C. *nidad Central D*CF

. E?l0ulas de Eacio DEEF

!3. La Arquitectura de KoGn 0on #eumann nos muestra:

A. La relacci"n del Microprocesador con el resto de componentes del ordenador DMemoria 4 ispositi0os de )ntradaSalidaF

B. La relacci"n del Microprocesador con el resto de componentes del ordenador

C. La relacci"n del Microprocesador con el resto de componentes del ordenador DCa(a 4 -uente de Alimentaci"nF

. La relacci"n del Microprocesador con el resto de componentes del ordenador D-uente de Alimentaci"n 4 ispositi0os de )ntradaSalidaF

!6. >e qu= se encargan los Registros Internos de un Microprocesador@

A. Se encargan de administrar todos los recursos del ordenador 4 dirigir todas susacti0idades$ 4 estableciendo la comunicaci"n entre la AL*$ la memoria principal 4el resto de componentes

B. Reciben datos 4 con ellos puede e2ectuar operaciones de c?lculo$comparaciones$ tomar decisiones l"gicasJ 4 de0uel0e el resultado.

C. Sir0en para intercambiar datos con la memoria

. %odas las respuestas son 2alsas

taller 1 microprocesadores

Documents