sistemas embebidos prof: lic. jos e h. moyano...clase 15: lenguajes de descripci on de hardware...

Clase 15: Lenguajes de Descripcion de HardwareSistemas Embebidos

Prof: Lic. Jose H. Moyano

Departamento de Ciencias e Ingenierıa de la Computacion

2019

Prof: Lic. Jose H. Moyano (Departamento de Ciencias e Ingenierıa de la Computacion)Clase 15: Lenguajes de Descripcion de Hardware 2019 1 / 59

Captura a partir de esquematicos


Captura a partir de esquematicosInicialmente, el diseno de circuitos electronicos se realizaba a partir de esquematicosen papel (proceso engorroso, propenso a error y complejo de verificar).

Con la introduccion de los primeros simuladores, aparecieron las gate-level netlists(representacion textual) como forma de representar el diseno.


Captura a partir de esquematicosEn estos simuladores, se podıan representar circuitos a nivel de compuertas en basea primitivas (AND, OR, NAND, etc), introducir y modelar retardos, entre otrasfunciones.

Cada simulador tenıa su propio formato (lenguaje) de especificacion.


SimulacionLa simulacion se realizaba a partir de laespecificacion, definiendo test-vectors(stimulus).


Funcionamiento de simulador logico


Captura a partir de esquematicos

El objetivo de los simuladores se centraba en la captura y la verificacion funcionaldel diseno (Computer Aided Engineering — CAE).

Adicionalmente, surgieron herramientas para resolver el layout de los circuitos:determinar donde ubicar las compuertas logicas en el silicio y como conectarlas orutearlas (Computer Aided Design – CAD).

Con el tiempo las herramientas de layout comenzaron a aceptar las mismas netlistsutilizadas en la simulacion.

Actualmente, este conjunto de herramientas se agrupa bajo el tıtulo de ElectronicDesign Automation (EDA).


Diseno de ASICs con captura de esquematicos


FPGA a partir de esquematicos

Los orıgenes deldiseno usandoFPGAs se basan enlos procesosutilizados para ASICshasta ese entonces.

Habıa que realizarprocesamientoadicional a raız de lasdiferencias en elhardware target.


Procesos adicionales y modificacionesMapping: transformar la logica digitala LUTs (Logic Elements).

Packing: agrupar funciones LUTs enbloques logicos.

Placing and route: Ubicar bloqueslogicos en el FPGA y conectarlos (noes un problema sencillo).


Netlist a nivel CLB

Es posible

Analizar el temporizado de maneraestatica (delay de rutas internas).

Generar una netlist con informaciontemporal (SDF-Standard DelayFormat) para simular.


Lenguajes de Descripcion de Hardware



La captura a partir de esquematicos es un proceso tedioso y muy propenso aerrores para disenos complejos.

Distintos niveles de abstraccion son requeridos para lidiar con dicha complejidad.

Con el tiempo surge otro enfoque para caracterizar los sistemas electronicos: losLenguajes de Descripcion de Hardware (HDL).

I Al principio cada toolset definıa su propio lenguaje. Luego se estandarizaron.I Si bien existen HDLs que representan circuitos analogicos, nos enfocaremos en los

HDLs en el dominio digital.



Distintos niveles de abstraccion en larepresentacion, soportados en diferentesmedidas por los HDLs.

Representaciones estructurales:I Switch: netlists de transistores.I Gate: compuertas primitivas.

Los formatos de netlists usados por lasherramientas basadas en capturas deesquematicos pueden considerarse HDLs muyrudimentarios.




Representaciones funcionales:I Ecuaciones booleanas.I Register transfer level (RTL).

Las ecuaciones caracterizan logicascombinacionales.

En RTL se caracteriza el diseno como unasucesion de registros conectados por logicacombinacional.




Representacion de ComportamientoI Se utilizan constructores algorıtmicos para

modelar el sistema.

Por encima del nivel de comportamiento, ciertoslenguajes incorporan herramientas de modeladoa nivel de sistema.


Ejemplos niveles de abstracion



Estos diferentes niveles de abstraccion anaden etapas en el ciclo de desarrollo utilizandoHDLs.



Multiples perspectivas del mismo diseno suelencoexistir.

Ciertas representaciones son mas adecuadaspara simulacion.

Otras estan mas cercanas a la generacion del bitstream yposterior programacion del dispositivo.


Lenguajes de descripcion de hardware

Los principales lenguajes de descripcion de hardwareutilizados hoy en dıa son:

I VerilogI VHDL

Ponen enfasis en la simulacion y utilizan una semantica de eventos discretos queignora las porciones ociosas del circuito para incrementar la performance de lasimulacion.

Describen a los sistemas como una jerarquıa de bloques cuyas conexiones sonmodeladas explıcitamente.

Describen procesos concurrentes de manera procedural.


Usos de los HDL

Describir, simular y verificar componentes de hardware como paso previo a lasıntesis en hardware programable o a la manufactura de ASICs.

Sintetizar y descargar disenos en componentes de hardware programable.

Especificar el diseno de ASICs a medida.


Verilog HDL


Verilog

Verilog se desarrollo como un lenguaje para la simulacion de hardware usandoeventos discretos.

Es un lenguaje de modelado y de especificacion.

No todos los constructores de Verilog pueden trasladarse al circuito (semantica nodeterminıstica en funcion de un simulador orientado a eventos).

Tres estilos o formas de modelado:I EstructuralI FuncionalI de Comportamiento


Verilog


Verilog

Un programa Verilog se compone de modulos (en el sentido de los lenguajes deprogramacion imperativos), cada uno de los cuales:

I Define interfaces con entradas y salidasI Contiene una o mas

F Instancias de otros modulosF Asignaciones continuas

Comunicacion entre modulos:I Vıa wires (modelo estructural): se calcula su valor continuamente.I Vıa registros (modelo de comportamiento): son elementos de memoria.


Verilog

Cuatro valores: 0, 1, X (don’t care) y Z (tri-state) (tipado insuficiente en ciertasaplicaciones)

Es un lenguaje amplio con algunas caracterısticas poco usadas hoy en dıa:I Modelado a nivel de conmutacion de transistores: existen simuladores continuos

mas precisos para estos casos (como SPICE).I Delays: se utilizan poco a raız de los metodos de analisis temporales estaticos.

System verilog es un estandar que incorpora mejoras para modelado a nivel desistemas.


VHDL


VHDL

VHDL significa VHSIC (Very High Speed Integrated Circuit) Hardware DescriptionLanguage.

Fue disenado como un lenguaje flexible de modelado de sistemas digitales.

Clara separacion entre interfaces (entitites) e implementaciones (architectures).Admite distintas implementaciones para una misma interface (distintos niveles deabstraccion).


VHDL


VHDL soporta

Modelado estructural

Modelado de flujo de datos (funcional)

Modelado de comportamiento

Algunas caracterısticas de modelado de sistemas

Tiene un sistema de tipos mas elaborado que Verilog.

Bibliotecas mas poderosas para reusar definiciones.


VHDL/VITAL

VHDL no era tan preciso modelando cuestiones de temporizado.

Surge VITAL: VHDL Initiative Toward ASIC Libraries.

Consiste en:I Una biblioteca de funciones primitivas para ASICs/FPGAsI Un mecanismo para anadir informacion de delay y temporizado a dichas funciones

(basandose en el formato tabular utilizado en Verilog).


Verilog vs VHDL


Diseno con HDL


Diseno con HDL

Inicialmente se captura el diseno: HDL(Verilog o VHDL), Matlab/Simulink,C/C++, etc.

Usando las representacionesalgorıtmicas de los HDL, se puedesimular el comportamiento del sistemade manera independiente de como seraimplementado.

Luego se sintetizan las especificacionesa RTL.


Diseno con HDL

La representacion funcional (RTL)permite simular de maneraindependiente del dispositivo sobre elque se implementara el diseno.

El proceso de sıntesis, a partir de laespecificacion en RTL, genera unanetlist (a nivel de compuertas o LUTs).


Diseno con HDL

En los niveles mas bajos se analizancuestiones propias del hardware targety de temporizado.

Finalmente, a partir del modeloposicionado y ruteado, se construye elbitstream que sera descargado en elFPGA.


Aspectos a tener en cuentaAparecen conflictos entre factores como performance y ocupacion de recursos conformela especificacion se acerca al hardware. . .


Sıntesis de comportamiento

El proceso de sıntesis se da a varios niveles y considerainformacion cada vez mas cercana a la implementacion.


Sıntesis logica


Implementacion


Sıntesis logica RTL + restricciones temporales


Simulacion


Intellectual Properties (IP)

La incorporacion de IPs (IntelectualProperties) puede darse a diferentes nivelesde abstraccion.


Posicionamiento y ruteo

Finalmente hay que resolver el posicionamiento en el target y el ruteo fısico, paragenerar el bitstream.


Otros HDL


Otros HDL

Existen numerosos lenguajes de modelado y descripcion de hardware.

Verilog y VHDL tienen una semantica muy cercana a la implementacion (eficientesal sintetizar).

Ciertos lenguajes ponen el enfasis en la simulacion.

Tambien existen problemas que se describen mejor en terminos de otros modelos decomputacion: por ejemplo procesamiento de senales.

Si bien pueden describirse mediante Verilog y/o VHDL, las tareas de procesamientode senales se representan mejor utilizando lenguajes de flujo e datos.


Otros HDL

Existen lenguajes hıbridos que combinan diversos modelos de computacion y/o seencuentran destinados a dominios de aplicacion especıficos.

Ej:I Esterel: sistemas de control reactivo.I SDL: lenguaje grafico para especificar protocolos de telecomunicacion.I SystemC: subconjunto de C++ para el modelado de sistemas.

F permite simular en RTL mas rapido que Verilog o VHDLF entorno mas natural para codiseno y coverificacion de SW y HWF proceso de sıntesis menos maduro


SystemC


Otros HDL

Las especificaciones en RTL son muy dependientes del target y esto dificultaintroducir modificaciones, evaluar alternativas y reutilizar los disenos en ASICs yFPGAs.

Ciertos procesos estan mas enfocados a la simulacion, otros a la implementacion,algunos son mas adecuados para realizar co-diseno y co-verificacion.

Una alternativa: elevar el nivel de abstraccion usando lenguajes de propositogeneral (como por ej. C/C++, SystemC).


SystemC


Augmented C/C++

Augmented C/C++: C/C++ con constructores adicionales para reflejar cuestionescercanas al hardware.


Augmented C/C++


Pure (untimed) C/C++


Comparacion abstracion sintesis


Referencias

Cofer, R., Harding, B. Rapid System Prototyping with FPGAs: Accelerating thedesign process (Embedded Technology). Newnes. 2005. ISBN: 978–0750678667.Capıtulos 7 y 8.

Ganssle, J. Embedded System — World Class Designs. Newnes. 2007. ISBN:978–0750686259. Capıtulo 13.

Maxfield, C. FPGAs: World Class Designs. Newnes. 2009. ISBN: 978–1856176217.Capıtulos 5 y 6.

Zurawski, R. Embedded Systems Handbook. CRC Press. 2006. ISBN:978–0849328244. Capıtulo 7.


sistemas embebidos prof: lic. jos e h. moyano...clase 15: lenguajes de descripci on de hardware...

Documents