sistemas digitales parte 3
TRANSCRIPT
-
8/10/2019 Sistemas Digitales Parte 3
1/16
ELECTRONICA DIGITAL Lcdo. Hctor Barriga O.
53
LOGICA SECUENCIAL
os circuitos estudiados en los
captulos anteriores todos responden
a la denominada lgica combinatoria,puesto que el resultado depende de las
combinaciones dadas en los ingresos de
las puertas lgicas empleadas; cuando se
trata de lgica !c"!#cial$ a ms de la
combinacin de sus entradas el circuito
responde a una memorizacin como
secuencia de estados anteriores.
L Pongamos el siguiente ejemplo paradistinguir las dos lgicas: Si se trata deuna puerta O a la que a sus ingresos ! "# se le $an asignado al ! % un pulso
%oiti&o " al # un ni&el cero '. Su
diagrama temporal nos demuestra que
cada &ez que e'ista un pulso en A,
aparecer (ste en la salida () o
desaparece cuando no $a" el pulso en !.
ientras que en un circuito
secuencial su salida memoriza al
pulso que ingres en ! de )orma
inde)inida. *tese que para obtener la
memorizacin se $a realimentado la
+ salida con el ingreso #, de manera quecuando ingrese el pulso de ! la salidaser - lgico " como (ste s( realimenta la
salida quedar inde)inidamente en -.
n este caso diramos que $emos escrito el
pulso en memoria, pero presenta un
incon&eniente, que no puede ser borrado.
Para tal )in tendremos que colocar una
puerta que controle el borrado. n este
caso una puerta !*/ est trabajando
como interruptor de la se0al de
realimentacin de manera que cuando 1
&alga - deja pasar la se0al " lo memoriza,
el borrado se dar cuando 1 &alga cero.
ara no utilizar di)erentes puertas
lgicas " a$orrarnos circuitos
integrados, el mismo e)ecto se consigue
P utilizando puertas *!*/ o puertas *O;estos circuitos toman el nombre de )lip2)lops ( ff ).
0B
A Y = A + B1
23
A
B
Y
B = Q
A Q1
23
A
B = Q
A Q
C
1
23
1
23
S 1
23
1
23
R
S Q
Q
S
R
1
23
1
23
S
S
Q
Q
-
8/10/2019 Sistemas Digitales Parte 3
2/16
os gr)icos muestran los )) que se $an denominado S, o S3 4 S3 con su
respecti&o smbolo, obser&e que el uno no tiene in&ersores en su entrada " el otro si,
esto signi)ica que el uno requiere un alto para acti&ar!" el otro un ni&el bajo.
SETsigni)ica poner o colocar, si S est acti&o colocar un uno en .
RESETsigni)ica poner o colocar, si est acti&o colocar cero en .
La siguiente tabla responde al )uncionamiento delffS acti&o en alto " en bajo.
! losff se los denominan tambi(n bsculas o biestables; bsculas por que )uncionan comobalanzas si % - * + ',biestables porque sus dos estados son estables " estos
pertenecen al campo de los -ULTIIBRADORES .
-ULTIIBRADORES/
on circuitos capaces de generar
se0ales no senoidales 5ondas
cuadradas, pulso triangulares, etc.6 es
decir cumplen la )uncin de los
S ocilador!$ que partiendo de unaalimentacin en 1.1. proporciona se0alessenoidales de di)erentes )recuencias.
CLASI0ICACION.1 Los multi&ibradores pueden ser clasi)icados en !S3!#LS 4
+O*OS3!#LS " #7S3!#LS.
STABLES.1 cuando sus estados
lgicos estn cambiando
automticamente a determinada
)recuencia. Para recordar con
)acilidad puede compararlo con las
A luces intermitentes 5luces de na&idad4 )las$es etc.6 n otras palabras sonestados NO ESTABLES o
INESTABLES " abre&iadamente
ASTABLES.
ONOSTABLES.1 +onestableabre&iado como +O*OS3!#L
se encarga de producir un pulso en su
salida en respuesta a un pulso en su
entrada, este pulso de salida puede durar
cierto tiempo " retornar al estado
anterior; esto signi)ica que tiene un
estado estable " otro inestable. Puede
comparar con un pulsador de timbre; el
estado 8inestable9 ser cuando usted
8acciona9 el pulsador, ese momento el
timbre suena, pero cuando 8suelta9 el
-pulsador el timbre no suena, el pulsadorregres a su estado 8estable9.
'isten circuitos monoestables realizados
con circuitos especiales como el "
-
8/10/2019 Sistemas Digitales Parte 3
3/16
IESTABLES.1 /enominados )lip
)lop 5))6, bscula o 5balanza6 obiestable sus dos estados son estables,
comprelo con un interruptor normal
usted aplica un pulso al interruptor " este
Bcambia su estado, permaneciendo all
$asta que $a"amos aplicado un nue&opulso. n este tipo de multi&ibradores nos
detendremos para estudiarlos a los tipos
de )) astables.
LASES/ l ms simple circuito de
memoria es un )) S.., como el que
"a estudiamos; su nombre lo tom porsus ingresos denominados S3 4 S3
C " pueden ser acti&os en alto 5dise0adoscon *O6 " acti&os en bajo 5dise0adoscon *!*/6, !dems contamos con )): ?2@ 2 / " 3.
os )) pueden ser de comando esttico
o asincrnico " lo de comando
dinmico o sincrnico, el )) S que
estudiamos es de comando esttico, sus
L salidas responden al ni&el lgico deentrada de S o sin que (stas dependande otra se0al A5se0al de reloj 51LO1@ %
1L@66B.
i en su ingreso cuentan con un 1L@
entonces se trata de )) de comando
dinmico o sincrnico "a que sus
entradas se sincronizan con la se0al de
reloj para proporcionar la salida
S correspondiente. ! continuacinobser&amos el smbolo " la tabla de&erdad de un )) S de comando
dinmico.
0UNCIONA-IENTO/ n un )) S
de comando esttico si usted $a dado
un pulso 5 6 en S " tiene un cero 5C6
en la salida responde
inmediatamente con un - en su salida, en
un )) de comando dinmico esta se0al
debe sincronizarse con la se0al de 1L@
sea con el )rente de subida 51L@ sin
in&ersor6 o con el )rente de bajada
51L@ con in&ersor6. Los diagramas
temporales de )uncionamiento nos
a"udarn a aclarar este tema:
QS R n n + 1Q
0
0
0
0 0
01
1
1 1 1
1
Q n
Q n
Q n
I M P . T E C N .7 7 S 1 R 1 a c t i & o ! #
a l t o c o # C L 8 9 " !
r ! % o # d ! a
7 l a # c o d !
6 a a d a
7 7 S 1 R 1 a c t i & o ! #
6 a : o c o # C L 8
9 "! r ! %o #d ! a
7 l a # c o d !
6 a a d a
7 7 S 1 R 1 a c t i & o ! #
a l t o c o # C L 8 9 " !
r ! % o # d ! a
7 l a # c o d ! " 6 i d a
Q
SC l k _
Q
R>o
o
o>
R
Q
Q_C l k
So >
S
R
Q
Q_C l k
-
8/10/2019 Sistemas Digitales Parte 3
4/16
ara obtener el resultado en , en un
)) S de comando esttico como el
del gr)ico de la izquierda, debe
considerarse as: !l inicio tanto S como
estn en ni&el bajo por lo tanto estar
en un estado indeterminado 5se indica conlneas oblicuas6 luego tenemos un ni&el
alto en S " un bajo en , entonces
decimos que e'iste un comando de S por
lo tanto la salida es alta, el siguiente
estado de responde a una imposibilidad
P tecnolgica por cuanto S " estn en alto" e'istiendo comando de los dos; luegode la imposibilidad tecnolgica S qued
en alto " en bajo 5comando de S por lo
que la salida ser un uno6, permanecer
un uno $asta cuando $a"a un comando 5esto cuando &alga -6 " ponga la salida
en cero, permanece en cero $asta
cuando $a"a comando de S " as
sucesi&amente.
ara el diagrama temporal de un )) de
comando dinmico, lo primero que
$a" que $acer es se0alar los )rentes de
P 1L@ 5con o sin in&ersor6 para nuestrocaso $emos tomado con el )rente desubida.
e0alamos entonces todos los )rentes
de subida, los prolongamos $asta la
salida como una se0al que limitara
cada cambio de estado dependiendo si a S
o a los encuentra en alto o en bajo, si el
S )rente de subida de 1L@ coincide con -en S entonces $abr comando de S3 "colocar un - en , igual si coincide con
en -, colocar un cero 5C6 en .
uando en la tabla de &erdad se $abla
de un estado n, se re)iere al estado
actual es decir antes de dar un pulso de
1 1L@, " nD- se re)iere al estado quetomar , despu(s de un pulso de 1L@.
LI; 0LO; TI;O
-
8/10/2019 Sistemas Digitales Parte 3
5/16
odemos tambi(n obtener la tabla de
e'citacin de todos los ))Fs, esta tabla
relati&amente se obtiene al in&erso de la
tabla de &erdad normal "a que se tiene los
P ni&eles lgicos de salida en n " nD- "debemos colocar el ni&el correspondientea las entradas para obtener el &alor
requerido as.
LI; 0LO; TI;O D.1 Se caracteriza
por tener un ingreso / 5/ata6 " el
ingreso de 1L@ para sincronizarse por
0 7la#co =7ig. a> o un ingreso de *!#Lacti&o en alto o en bajo para sincronizarsepor ni&eles. =7ig. 6>
La )uncin que cumple un )lip )lop tipo / es colocar el ni&el lgico presente en su entrada
en la salida 5luego del impulso de 1L@ o cuando *!#L est $abilitado6.
l diagrama temporal es el siguiente:
iagrama temporal de un )) tipo /
con *!#L en este caso si
*!#L %- decimos que es transparente
/ porque en la salida se obtiene los datospresentes en /, si *!#L % Csimplemente los datos no pasan.
D!d " cc i# /
Si n &ale C " luego del pulso nD- deseamos que
siga en C, entonces ? debe estar en C 5Si estu&iera en
- pondra un - en nD- 6 " @ puede estar en C o en -
5por eso $emos puesto '6 "a que en los dos casos
pondr C en nD- de igual manera se deducirn las
dems entradas.
J K Q n Q n + 1
0
0
0
0
0
0
0
1
1
1 1
1
1
1
Q n Q n
Q n Q n + 1 J K
00
0
0
0
0
1
1
1
1
1
1
XX
X
X
DIAGRA-A TE-;ORALTABLA DE ERDAD
D
C L K
Q
Q
Q Q
D E n a l !
K
J
Q
C L K
O F F P A G E L E F T - R
D
Q
" # $ . a
QE N A B L E
Q
D
Q
" # $ .
V C C _ C I R C L E
C L K
Q
D
D
Q
E NA B L E
-
8/10/2019 Sistemas Digitales Parte 3
6/16
Ta6la d! !rdad d! E?citaci#/
U# 77 ti%o D %"!d! o6t!#!r! a %artir d! "# 77
-
8/10/2019 Sistemas Digitales Parte 3
7/16
;RESET 1Coloca "# #i&!l alto !# *
ENABLE 1Ha6ilita al c2i%
STROBE 1Acci# !tro6co%ica) i !t! !t acti&o #o 7"#cio#a !l c2i%
DISABLE 1D!a6ilita al c2i%
-ASTER RESET 1E "# co#trol 4at!r d! R!!t
+ediante una tabla de &erdad obser&emos el comportamiento del siguiente )).
A;LICACIONES/
entro de las mEltiples aplicaciones
de los ))Fs que son los ms
elementales circuitos de memoria capaces
de almacenar un bit de datos
/ mencionaremos al tipo S como paracomandar un motor con pulsadoresindi&iduales de marc$a 5S3!36 "
parada 5S3OP6.
l )igura siguiente nos muestra su circuito " el diagrama temporal:
tra aplicacin generalizada esta en
la eliminacin de #O3S
causados por los contactos metlicos de:
interruptores, pulsadores, contactos de
rel(s, etc.
O
3odo contacto mecnico produce rebotes,
los mismos que producen mal
)uncionamiento en los sistemas digitales,
para obtener una se0al 5pulida, pura,
ntida o libre de rebotes6 los gr)icos
siguientes nos muestran las se0ales con
rebotes " las liberadas de rebote mediante
circuitos generalizados para interruptores
simples, " doble polo.
Ga" comando de 1L " pone C en "
nD-*o $a" comando de 1L ni PS3
entonces $a" comando de @ Por eso
%C; luego tampoco $a" comando de
1L " PS3 " como ? " @ estn en - la
salida cambiar de estado.
77 S1R1 ASINCRONO co4o
co#trolador d! -otor 4arc2a
;arada.
R E S E T C L E A R
JK
C
L
K
P R C L
Q Q
J K C L E A R P R E S E T Q n Q n + 1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
S
R
Q
+ % & &
P
S R
M A
E l # ' # n a ( o )
( ! R ! o * !
+ % & &
S
R
Q
-
8/10/2019 Sistemas Digitales Parte 3
8/16
.
Uo d!l 77 ti%o T.1
l )) tipo 3 puede usarse en di&isin de )recuencia " dise0o de contadores asncronos.
onsideremos que cada )) di&ide la
)recuencia que ingresa al 1L@, para
dos, as si ingresa -C Gz. al 1L@ !, en
! tendremos Gz., el gr)ico muestra
una cone'in en 8cascada9 de > ))Fs tipo
3 cu"a se0al de salida es el 1L@ del
1 siguiente )) en este caso la ) de 1L@ !ser di&idida para H si la sacamos desde1; 5en # estar di&idida para para pulsadores o
interruptores S;ST.
liminador de rebote con )) S
acti&o en bajo, para
interruptores de doble polo
simple tiro D;ST.
+ % & &
2
31
2
31
23
1
+ % & &
+ % & &
1
23
1
2
3
C L K
Q
Q
Q
A
B
C
"
" ,
" -
"
0 0 0 0 0 0
0 0 0 0 0 0
0 0 0 0 0 0 0
1 1 1 1 1
1 1 1 1 1
1 1 1 1
V C C _ C I R C L E
V C C _ C I R C L E
V C C _ C I R C L EO F F P A G E L E F T - R
O F F P A G E L E F T - R
O F F P A G E L E F T - R
C
Q
+ % & &
A
Q
T
B
AQ
CC L K B
+ % & &
B
Q
Q
C L K C
+ % & & Q
C L K AA
CBT T
-
8/10/2019 Sistemas Digitales Parte 3
9/16
1O*3!/OS retomaremos en un
captulo posterior.
USOS DEL 0LI; 0LO; TI;O D.1
Los Latc$ 5cerrojo6 o )lip )lop tipo / por la caracterstica de trans)erir el dato puesto en suentrada /, a su salida , lo utilizamos en conjunto de &arios ))F s como un REGISTRO.
EGISTRO.1 s un circuito
generalmente realizado con )) tipo
/ para memorizar una 8palabra9 puede
R ser de =,>,
-
8/10/2019 Sistemas Digitales Parte 3
10/16
b>6 Si los datos entran en serie " salen en paralelo: S7PO
b, " 2< controlan
los ingresos />" /, /2< $a" un c!ro, las salidas
! sern: - en - " e n =, 5porque su*!#L -2= esta $abilitado6 " en > "2< estu&ieran
acti&ados las salidas correspondern a las
entradas9.
Luego nos interesa conocer el nEmero " )uncin de cada pin " lo asignamos al gr)ico.
D 12
D 23
D 36
D 47
C 1 21 3
C 3 44
Q 1 1 6
Q 1 1
Q 2 1 5
Q 2 1 4
Q 3 1 0
Q 3 1 1
Q 4 9
Q 4 8
Fcc %i#/ 5
GND %i#/
-
8/10/2019 Sistemas Digitales Parte 3
11/16
LOS REGISTROS 33 3.
Son registros de H bits, el > acti&ado por ni&eles " el < acti&ado por )lancos, sus
diagramas de pines se muestran a continuacin.
a estructura interna de los registros
consiste en H ))Fs tipo /, cu"assalidas contienen bu))ers de tercer estado
cu"o enable es acti&o en bajo "
JDcorresponde al O del registro que
controla a las salidas de los H )) Fs.
Ll c$ip > " el < son pin por pin
id(nticos, la Enica di)erencia est en queel > es acti&ado por ni&eles el ingreso los datos !M-J" su *!#L, recibe un pulso negati&o,
" O tiene un C; la salida ser !M, si los
datos $an sido cambiados pero no se $a
acti&ado *!#L o el 1L@ 5en el
-
8/10/2019 Sistemas Digitales Parte 3
12/16
.a1 R!alic! "# 4o#ta:! d!l circ"ito %r"!6! " 7"#cio#a4i!#to =Aig#! la !#trada S
R) d! ig"al 4a#!ra la alida * *) lo co#4"tador! S R aig#ado d!6!#
!tar "# c!ro lgico l"!go dar %"lo !# S Jo R %ara o6!r&ar lo 9"! "c!d! !#
la alida * * i#dicado %or lo LED r!%!cti&o.
.61 Ll!#! la ta6la d! &!rdad co# lo r!"ltado o6t!#ido
. Utilic! %"!rta NAND iga lo %ao d!l #"4!ral .
3. Utilic! "# 77 ti%o
-
8/10/2019 Sistemas Digitales Parte 3
13/16
! clai7ica# !#/ ....................................... c"a#do " do !tado ca46ia#
a"to4tica4!#t! =do !tado i#!ta6l!> ................................................ c"a#do "#
!tado ! !ta6l! !l otro i#!ta6l!. ......................................................
c"a#do .........................................................................................................
3. Lo 77@ %or " !#trada ! clai7ica# !#/
A i ti!#! o #o i#gr!o d! CL8 %"!d!# !r/ d! co4a#do ........................... d!ac"!rdo o ................................. c"a#do #o ti!#!# i#gr!o d! CL8 d!
co4a#do ..................................................................... o .................................... c"a#do
ti!#! i#gr!o d! CL8.
. C"a#do "# 7li% 7lo% ti!#! CL8 %ara tra6a:ar !# i#cro#i4o co# " !#trada
=i#cr#ica>) !to %"!d!# r!%o#d!r a ........................................... i !l 46olo d!
7li% 7lo% ! a/
O a " 7la#co d!/ .................................
C"a#do " 46olo !a a/
5. La !#trada d! lo 77@%"!d!# !r acti&a !# alto Jo !# 6a:o, !# "# 7li% 7lo% ti%o
S1R) r!aliado co# NOR d!ci4o 9"! ! acti&o !# ...................... i !t 2!c2o co#
NAND ! acti&o !# .................... A/ Si S+ R+') La alida * !r + .....................
K. Si S+ R+ La alida !# * !r ..................... " 46olo !/
. O6t!#!r !l diagra4a t!4%oral %ara lo ig"i!#t! 77@.
. Ll!#! la ig"i!#t! ta6la d! &!rdad/
M. Ba#do! !# !l 46olo %r!!#tado) co#t!t!/
a> El 77 ! ti%o .................. d! co4a#do ................. %or9"!
.......................... " i#gr!o #cro#o o# ...................
" i#gr!o a#cro#o o# .........................................
S" i#gr!o #cro#o r!%o#d!# a lo 7la#co d! ......
............... d! CL8.
Si CLR ;RST !t i#acti&ado o !a/ CLR+ .............
;RST+ ..................
-
8/10/2019 Sistemas Digitales Parte 3
14/16
6> Ll!#! la ta6la ig"i!#t!/ c> O6t!#ga !l diagra4a t!4%oral
'. O6t!#ga lo diagra4a t!4%oral! lo 46olo d!l 77 al 9"! corr!%o#d!/
. S! r!9"i!r! r!aliar "# circ"ito ca%a d! co#trolar la %"!ta !# 4arc2a %arada
d! "# 4otor -) 4!dia#t! "# 6ot# %"lador %ara cada acci#. a> Diagra4! !l
circ"ito 6> O6t!#ga !l diagra4a t!4%oral.
J K C L R P R S T Q n Q n + 1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0 0
0
0
0
C L K
D
E N A B L E
Q
D
C L R
Q
C L K
J
K
C L R
P R S T
Q
C L K
T
Q
-
8/10/2019 Sistemas Digitales Parte 3
15/16
. S! r!9"i!r! "#a 7r!c"!#cia d!/ 8H %ara 9"! "!#! co4o ir!#a 5' H %ara
2a6ilitar "#a alar4a.
a> *"! ti%o d! 77 "tiliara ...................................
6> C"l !ra !l diagra4a a%ro%iado
c> Si d!cid! "tiliar 77 ti%o S! trata d! "# r!gitro d! al4ac!#a4i!#to
d! ........... 6it ! acti&ado %or =7la#coJ#i&!l!>
......................... %or E:/ ENABLE 1 ! acti&a
co# .......... ENABLE 31 co# ...........................
6> Ll!#! la ig"i!#t! ta6la co#id!ra#do 9"!
!l r!gitro !t"&o %r!&ia4!#t! !#c!rado.
D 12
D 23
D 36
D 47
C 1 21 3
C 3 44
Q 1 1 6
Q 1 1
Q 2 1 5
Q 2 1 4
Q 3 1 0Q 3
1 1
Q 4 9
Q 4 8
D D D D/ , 1
E N A B L E 1 , E N A B L E / - S A L I D A Q 1 A Q - E N 2 E X A
1 1 1 1
1 1
1 1
1 1 1
1 1
1
1
1
1
1
10 0
0 0
0
0 0
0
0
0
0
-
-
8/10/2019 Sistemas Digitales Parte 3
16/16
5. C"l ! la di7!r!#cia !#tr! "# c2i% 33 "# 3
........................................................................................................................................
" i#gr!o OEir&!# %ara........................................................................................................................................................ co#it!# !# ................................................
Si !# la !#trada ! 2a colocado !l H!?a B "l"!go d! "# %"lo d! CL8 !
al4ac!#a B !# " alida) ig#i7ica 9"! OE + .................................. #o
r!7!ri4o al c2i% ...............................
;g. K.