sd2

22/10/2008 Sistemas Digitales I - Ing. S. Ríos

Capítulo 2.- Fundamentos Del Diseño Digital

Lógica: es el proceso de clasificación de la información; en donde la información tiene que estar relacionada con aseveraciones y no puede ser interrogaciones o exclamaciones. Nos interesa la lógica binaria:

F => 0 y V => 1

Los pensamientos se expresan como proposiciones. Los proposiciones se representan por variables lógicas que pueden ser verdaderas o falsas.

Ej.: primeras letras del alfabeto mayúsculas: A, B, C, D, E, F.últimas letras del alfabeto minúsculas: p, q, r, s, t,…, x, y, z.



Además se debe especificar el tipo de lógica o la condición de polarización.Ej.:(Variable lógica).(Condición de Polarización de la variable)

(Nemónico) . (Condición de la Polarización)A . L MS . HB . H MB . L



Tabla de Verdad: Es una manera de tabular o listar todas las posibles combinaciones que forman las variables de entrada con sus respectivas salidas.

2n = # de combinaciones

Para unir las variables lógicas se usan conectores:Conectores Naturales: And, or, noConectores No Naturales: Exor, Nexor

AB

FCircuito digital

A B F

0 0 0

0 1 0

1 0 1

1 1 1



Conectores Naturales: Tablas de Verdad

AND (Multiplicación Lógica)A B A AND B

F F F

F V F

V F F

V V V

A B A . B

0 0 0

0 1 0

1 0 0

1 1 1



Conectores Naturales: Tablas de VerdadOR (Suma Lógica)

NO (Negación Lógica)

A B A OR B

F F F

F V V

V F V

V V V

A B A +B

0 0 0

0 1 1

1 0 1

1 1 1

A NO AF V

V F Involución de TeoremaA A =

A 0 1

1 0

A



Condición de PolarizaciónV Depende de los niveles de voltaje

Sabemos que A o del tipo de lógica usada sabremosF cuando es V o F

L ≡ A es Falso L ≡ A es VerdaderoA . H A . L

H ≡ A es Verdadero H ≡ A es Falso

Lógica Positiva Lógica Negativa



Lógica Mixta: Mezcla de las 2 lógicasL Falso

Positiva H Verdadero

L VerdaderoNegativo

H Falso

.LAA.H

.HAA.L

≡

≡



Tablas de Voltaje:

AND (Puertas de Producto)

Tabla de Verdad Tabla de Voltaje Puerta Lógica AND

A B A . B

0 0 0

0 1 0

1 0 0

1 1 1

A.H B.H (A.B).H

L L L

L H L

H L L

H H H

A . H

B . H(A . B) .H



Tablas de Voltaje:

NAND

Tabla de Verdad Tabla de Voltaje Puerta Lógica NAND

A B A NAND B

0 0 1

0 1 1

1 0 1

1 1 0

A.H B.H (A.B).L

L L H

L H H

H L H

H H L

B . H

(A . B) LA . H



OR

Tabla de Voltaje Puerta Lógica OR

A.L B.L A.B.L

H H H

H L H

L H H

L L L

B . L

(A . B). LA . L



NOR

Tabla de Voltaje Puerta Lógica NOR

A.L B.L A.B.H

H H L

H L L

L H L

L L H

B . L

A . B. HA . L



OR (Puertas de Suma)

Tabla de Verdad Tabla de Voltaje Puerta Lógica OR

A.H B.H A+B.H

L L L

L H H

H L H

H H H

A B A + B

0 0 0

0 1 1

1 0 1

1 1 1

A.H

B.HA+B.H

Tabla de voltaje para OR da iguales valores ya sea puerta de suma o de producto



NOR (Puertas de Suma)

Tabla de Verdad Tabla de Voltaje Puerta Lógica NOR

A.H B.H A+B.L

L L H

L H L

H L L

H H L

A B A NOR B

0 0 1

0 1 0

1 0 0

1 1 0

A.H

B.HA+B.L



NAND

Tabla de Voltaje Puerta Lógica NAND

A.L B.L A+B.H

H H L

L H H

H L H

L L H

A.L

B.L(A+B).H



AND

Tabla de Voltaje Puerta Lógica AND

A.L B.L A+B.L

H H H

H L L

L H L

L L L

A.L

B.L(A+B).L



NO

Tabla de Verdad InversorA

0 1

1 0

A

.HAA.L

.LAA.H

=

=A.H

A.L

A.L

A.H



Operadores No Naturales

OR EXCLUSIVO

Tabla de Verdad Tabla de Voltaje Puerta Lógica EXORA B

0 0 0

0 1 1

1 0 1

1 1 0

BA⊕ A.H B.H

L L L

L H H

H L H

H H L

B.HA⊕ A . H

B . H

B.HA⊕



NEXOR

Tabla de Verdad Tabla de Voltaje Puerta Lógica NEXOR

A B

0 0 1

0 1 0

1 0 0

1 1 1

BNEXOR A A.H B.H

L L H

L H L

H L L

H H H

B.LA ⊕A . H

B . H

B.LA⊕



Coincidencia

Tabla de Verdad Tabla de Voltaje Puerta Lógica Coincidencia

A.H B.H A . B.H

L L H

L H L

H L L

H H H

A B A . B

0 0 1

0 1 0

1 0 0

1 1 1

A.H

B.H(A . B) H



Inversor de Voltaje ¿que hacer cuando no lo encontramos en el mercado?

- Con NAND: corto circuito o puenteo las entradas o conecto a +Vcc una entrada

- Con NOR:

A.H A.L

A.L A.H



Implementación de Circuitos Digitales

Existen diferentes maneras de implementar el circuito lógico dependiendo de la lógica y puertas usadas

Circuito Digital

A.H

B.H

C.H

F.H

CBBACABF ++=



Usando solo And, Or, e Inversores

Usando And, Nand (suma) e Inversores

A.HB.HC.H

.HCAB

A.LA.H B.HA F.HB.H

B.HC.H

C.H B

B.HA.H

C.H

A.H

B.H

B.H

C.H

.HCAB.LCAB

B.LAB.HA

C.LBC.HB

F.H



Usando solo Nand



Usando solo Puertas NAND de 2 Entradas


Capítulo 2.- Fundamentos Del Diseño DigitalPuertas Lógicas Resumen

Producto Suma Nombre ECG Descripción

AND 7408 4 And, 2 entradas

NAND 7400 4 Nand, 2 entradas

NOR 7402 4 Nor, 2 entradas

OR 7432 4 Or, 2 entradas

EXOR 7486 4 Exor

NEXOR 74266 4 Nexor

INVERSOR 7404 6 Inversores


Capítulo 2.- Fundamentos Del Diseño DigitalCircuitos IntegradosLos C. I. digitales son una colección de resistores, diodos y transistores fabricados sobre una pieza de material semiconductor (Si) denominada sustrato. El C.I. se encuentra dentro de un encapsulado plástico o de cerámica con terminales. El más común encapsulado es el Dip (Dual in line package)


Capítulo 2.- Fundamentos Del Diseño DigitalAlgebra de BoolePostulados de HuntingtonAxiomas1.- Sobre un conjunto S de elementos que es cerrado con respeto a

un operador, si para cada par de elementos en S, el operador especifica un único resultado el cual también es un elemento de S.

A, B ε SC=A.BC ε S

2.a.- Existe un elemento 0 en S tal que para cada A en S A+0=A2.b.- Existe un elemento 1 en S tal que para cada A en S A.1= A3.a.- Leyes Conmutativas A+B = B+A3.b.- A.B = B.A4.a.- Leyes Distributivas A+(B.C) = (A+B).(A+C)4.b.- A.(B+C) = (A.B)+(A.C)5.- Para cada A en S existe un elemento A tal que A+A = 1

A.A = 0



Identidades0.A=0 1+A=11.A=A 0+A=AA.A=A A+A=AA.A=0 A+A=1A = A

TeoremasA+AB=A AbsorciónA+AB=A+B AbsorciónAB+AB=A Adyacencia Lógica

A+B+C+… = A . B . C ….. De Morgan

A.B.C……= A + B + C +…. De Morgan


Capítulo 2.- Fundamentos Del Diseño DigitalRepresentación de expresiones LógicasProductos Lógicos (Minitérminos) SOPSuma de productos en la forma canónica

F1=f(A,B,C)F2=g(A,B,C)

Partimos de la tabla de verdad

Minitérminos A B C F1 F2 F1 = Σ (minitérminos = 1)m0 0 0 0 0 1 F1 = Σ (1,2,6,7)m1 0 0 1 1 0 F1 = m1 + m2 + m6 + m7

m2 0 1 0 1 1 Para que m1 = 1 los valoresm3 0 1 1 0 0 de verdad de los productosm4 1 0 0 0 1 deben ser iguales a 1m5 1 0 1 0 0 m1 = 1 Con A=0; B=0; C=1m6 1 1 0 1 1 m1 = A B Cm7 1 1 1 1 1

Circuito

Digital

A

B

C

F1

F2



m2 = A B C m6 = A B C m7 = A B C

F1 = A B C + A B C + A B C + A B CF1 = A (B C + B C) + A (B C + B C)F1 = A (B ⊕ C) + A B (C + C)F1 = A (B ⊕ C) + A B

F2 = Σ (minitérminos = 1)F2 = Σ (0,2,4,6,7)F2 = m0 + m2 + m4 + m6 + m7

F2 = A B C + A B C + A B C + A B C + A B C


Capítulo 2.- Fundamentos Del Diseño DigitalSumas Lógicas (Maxitérminos) POS Productos de Sumas en la forma canónica

Maxitérminos A B C F1 F2 F1 = Π (Maxitérminos = 0)M0 0 0 0 0 1 F1 = Π (0,3,4,5)M1 0 0 1 1 0 F1 = M0 . M3 . M4 . M5M2 0 1 0 1 1 Para que M0 = 0 los valoresM3 0 1 1 0 0 de verdad de los sumandosM4 1 0 0 0 1 deben ser iguales a 0M5 1 0 1 0 0 M0 = 0 Con A=0; B=0; C=0M6 1 1 0 1 1 M0 = A + B + CM7 1 1 1 1 1

F1 = (A + B + C).(A + B + C).(A + B + C).(A + B + C)

0 valor no negado en los POS1 valor no negado en los SOP


Ejercicio: Para la siguiente tabla de verdad encuentre la función lógica mínima.

A B C D F1

0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 1 0 0 0

0 0 1 1 1

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0

F1 = Σ (miniterminos = 1)F1 = Σ (0,1,2,3,8,9,10,11)


Mapa de Karnaugh

Mapa de dos variables

A B F

m0

m1

m2

m3

0 0 0

0 1 1

1 0 0

1 1 1

1 31 1B

0 20 0B

AACon SOP: F=Σ(1,3)F= m1 +m3F= ĀB+ABF=B(Ā+A)F=B

Con el mapa F=B


Mapa de Karnaugh

Cada Celda corresponde a cada minitérmino.Se agrupan los 1 para trabajar con SOP.Se realizan agrupamientos de 1’s adyacentes.No existen adyacencia en las diagonales.Se realizan agrupamientos de 1’s en 2n celdas:1,2,4,8,16 etc celdas.El número de variables eliminadas de la expresión =nLa variable constante permanece como parte del agrupamiento. La(s) variable(s) que cambia(n) de valor se eliminan del resultado.Por lo menos un 1 del agrupamiento debe quedar cubierto solo una vez.


Mapa de Karnaugh

F=A

1 30 1B

1 20 0B

AA

1 31 1B

1 20 0

A

F=A+B F=1 F=Ā B + A B

F= A + B

1 31 1B

1 21 0

A

10B

01

A


A B C F

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 0

B

05171311C

14161210

A

F=Ā+B+C

B

1001C

1001

A

F=BB

05071311C

04061210

A

F=A

Mapa de Karnaugh

Mapa de tres Variables


Mapa de Karnaugh

Mapa de cuatro variables

A

10 14 012 08

11 15 113 19

13 17 115 111

02 06 014 010

B

D

C

F=ĀC + D

B

11

11C

D11

11

A

F=B

B

11C

D

11

A

F= B D


Mapa de Karnaugh

Mapa de 5 variables

B

1 0 1 412 8

1 1 1 513 9

3 7 15 11

2 6 14 10

C

E

D

Ā

F= B D

C

26302218

27312319

D

E

2529 1 211 17

24281 201 16

BA


Mapa de Karnaugh

Mapa de 6 variables

Ā B Ā B

A BA B


Mapa de Karnaugh

Implicante Primo: es cualquier agrupamiento que no esté cubierto por un agrupamiento más grande.

Implicante Esencial: es un agrupamiento primo que tiene 1’s que están cubiertos por un solo agrupamiento (Agrupamientos que se realizan de una sola manera posible).

Implicante Necesario: Es el que nos ayuda a reducir la expresión lógica.

Implicante Opcional: varias expresiones lógicas mínimas de las cuales solo una es válida.

Implicante Redundante: es el que no es necesario.


Condiciones sin importancia (Don’t Care)

Circuito Digital

ABC

F

La salida Ø se produce para cierta combinación de entrada que en el mundo real es inexistente.

A B C F

0 0 0 Ø

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 Ø

1 1 0 0

1 1 1 0

0

1

0

1

Don´t Care

-Ø

-x

-d B

11Ø0C

Ø100

A

F= A

Da lo mismo tener un cero que un uno al hacer la implementación o el diseño ya que por lo general son condiciones que en las entradas no suceden.


Ejemplo Caso típico

x1

x2

x3

x4

Decodificador

para Display

de 7 segmentos

a

b

c

d

e

f

g

Diodos emisores de luz

ab

cd

fg

e

Punto decimal

0 apagado

1 encendido

Pantalla Típica

Para este decodificador las entradas son X1, X2, X3, X4 y las salidas son a, b, c, d, e, f, g. Los números NBCD están en el rango de 0 a 9. Las combinaciones posibles con 4 entradas son 16 pero solo 10 serán ocupadas. Las combinaciones que no se ocupan en las salidas serán Ø.

NBCD


x1 x2 x3 x4 a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 1 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 1 0 1 1

1 0 1 0 Ø Ø Ø Ø Ø Ø Ø

1 0 1 1 Ø Ø Ø Ø Ø Ø Ø

1 1 0 0 Ø Ø Ø Ø Ø Ø Ø

1 1 0 1 Ø Ø Ø Ø Ø Ø Ø

1 1 1 0 Ø Ø Ø Ø Ø Ø Ø

1 1 1 1 Ø Ø Ø Ø Ø Ø Ø

Fuera del rango

NBCD



X2

ØØ11

ØØ11X3

X4

1Ø10

1Ø01

X1

X2

ØØ01

ØØ11X3

X4

1Ø01

1Ø11

X1

X2

ØØ10

ØØ11 X3

X4

1Ø11

1Ø11

X1

a=x1 + x3 + x2x4 + x2x4 b=x2 + x3x4 + x3x4

c=x3 + x4 + x2


Método de la variable entrante en el mapa (VEM)En un mapa se introduce la variable y se reduce una variable en el mapa. Para ingresar la variable C agrupo sus 2 posibilidades conservando iguales las combinaciones de A y B y multiplico por el valor de la función.

A B C F

0 0 0 1

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 Ø

1 1 0 1

1 1 1 0

ccB

0C+C1

A

VEM VEM

C

B

Ø011

0101A

Se agrupan celdas adyacentes y que tengan variables iguales, la suma de variables únicas o grupos de productos iguales. Solo variables en el Paso 1 y de no haber con quien agrupar entonces se agrupan con 1 o con Ø. Si alguien falta de agrupar, se lo realizará en el paso 2. Se agrupan variables VEM o VEM en el paso 1 obligatoriamente. No es obligatorio para VEMØ o VEMØ


Paso 1

a) Agrupamos todas las VEM o VEM únicas que no pueden agruparse con otra VEM ó VEM idéntica o con un “1” o con “Ø” (islas).

b) Agrupamos todas los MEV dobles (formamos grupos de 2 VEM).

c) Formamos grupos de una VEM con un “1”

d) Formamos grupos de una VEM con un “Ø”

e) Formamos grupos de 4 VEM idénticos o con 1 o Ø; 8,16 ect.

Paso 2

a) Reemplazar las VEM o VEM por un “0”

b) Reemplazar 0 0; Ø Ø

c) Reemplazar 1 1 Si no está completamente cubierto: A + A = 1

Ø Si está completamente cubierto.

d) Reemplazar VEM Ø ó VEM Ø “0”.

e) Reemplazar VEM + VEM Ø 1 Si no está cubierto o si solo el Ø está cubierto.

VEM + VEM Ø Ø Si está completamente cubierto o si solo el VEM está cubierto.

c Ø+c c Ø+cVEM

Método de la variable entrante en el mapa (VEM)



Ejemplo: Ingrese c al mapa y obtenga la expresión lógica mínima para F (celdas con variables únicas se agrupan primero)

A B C F

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 0

1 1 0 Ø

1 1 1 Ø

Ø c+ Ø c = Ø

Ø1B

00

A

cØ+cØØ

c+c11

B

c0

APaso 1

F=C A + B

Paso 2

sd2

Documents