PROCESADORES RISC

Reduced Instruction Set Computer (Computadora con

Conjunto de Instrucciones Reducido)

RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeños y simples que toman menor tiempo para ejecutarse.

Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM... son ejemplos de algunos de ellos.

CARACTERISTICAS:• Incrementar el tamaño del conjunto de

registros.• Implementar medidas para aumentar el

paralelismo interno.• Añadir cachés enormes.• Añadir funcionalidades, como E/S y

relojes para minicontroladores.• Codificación uniforme de instrucciones, lo

que permite una codificación más rápida.

• Conjunto de registros homogéneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y así simplificar el diseño del compilador.

• Modos de direccionamiento simple con modos más complejos reemplazados por secuencias de instrucciones aritméticas simples.

UltraSPARC de SUN

Es una arquitectura RISC big-endian, SPARC es la primera arquitectura RISC abierta y como tal las especificaciones de diseño están publicadas, así otros fabricantes de microprocesadores pueden desarrollar su propio diseño.

La cpu SPARC esta compuesta de una unidad entera (IU) "Integer Unit" que procesa la ejecución básica y una unidad de punto flotante (FPU) "Floating-Point Unit" que ejecuta las operaciones y cálculos de reales. La IU y la FPU pueden o no estar integradas en el mismo chip.

Las computadoras basadas en sistemas SPARC de Sun tienen una unidad de manejo de memoria y un gran caché de direcciones virtuales (para instrucciones y datos) que están dispuestos periféricamente sobre un bus de datos y direcciones de 32 bits.

Características.• Utiliza ventanas de registro.• 32 registros de enteros de 32 bits. • 16 registros de punto flotante de 64 bits (para el

caso de doble precisión) que se pueden utilizar como 32 registros de 32 bits (para precisión simple).

• Modos de direccionamiento: Inmediato, Directo e Indirecto

• Manejo de memoria: espacio virtual de 4 GB y unidad de manejo de memoria que trabaja con páginas de tamaño configurable.

Instrucciones SPARC.• LOAD y STORE. Estas instrucciones usan

dos registros o un registro y una constante para calcular la dirección de memoria a direccionar.

• Aritméticas/Lógicas/Shift. Ejecutan operaciones aritméticas, lógicas y de cambio.

• Operaciones del Coprocesador. La IU extrae las operaciones de punto flotante desde las instrucciones del bus de datos y los coloca en la cola para la FPU.

• Instrucciones de Control de Transferencia. • Instrucciones de control de registros

Read/Write. Estas instrucciones se incluyen para leer y grabar el contenido de varios registros de control.

VENTANA DE REGISTROS

Se acordó para la especificación de la arquitectura, poder tener 32 registros visibles divididos en grupos de 8.

• De r0 a r7 , Registros GLOBALES. • De r7 a r15, Registros SALIDA. • De r15 a r23, Registros LOCALES. • De r24 a r31, Registros ENTRADA.

Los registros globales son vistos por todas las ventanas, los locales son solo accesibles por la ventana actual y los registros de salida se solapan con los registros de entrada de la ventana siguiente.

PROTECCION DE MEMORIA

Algunas instrucciones SPARC son privilegiadas y pueden ser ejecutadas únicamente mientras el procesador esta en modo supervisor. Estas instrucciones ejecutadas en modo protegido aseguran que los programas de usuario no sean accidentalmente alterados por el estado de la máquina con respecto a sus periféricos y viceversa.

VERSIONES UltraSPARC

• UltraSPARC IV. 1050-1350 MHz, 66 millones de transistores, 2004.

• UltraSPARC IV+. 1500 MHz, 295 millones de transistores, 2005.

• UltraSPARC T1. 1000-1200 MHZ, 300 millones de transistores, 2005.

Bibliografía:

• http://es.wikipedia.org/wiki/SPARC#Categor.C3.ADas_de_Instrucciones

• http://www.consulintel.es/html/Tutoriales/Articulos/risc.html

• http://www.anacadigital.com/dedicados/procesadores_risc.htm