premiador cliente fiel

7/23/2019 Premiador Cliente Fiel

1/14

PROYECTO FINAL DE CURSO ELECTRONICA DIGITAL:PREMIADOR CLIENTE FIEL

UNIVERSIDAD AUTNOMA DE OCCIDENTE

Andrs Daza M. ([email protected])

En esta prctica se realiz uncircuito secuencial sincrnico (ASM),el cual indicar al usuario anadorde un premio en una estacin deasolina con ocho (!) surtidores."ara esto, se uardar con mini#interruptores, un n$mero secreto de2 ci%ras decimales codi&cado en'D, el cual, seleccionaraleatoriamente al anador cuandocoincida con el n$mero de conteo

de isitantes a la estacin, encual*uiera de los surtidores.Se le har sa+er al usuariopremiado, destellando durante diez(-) seundos la lmparacorrespondiente del surtidor dondese encuentre haciendo uso decual*uiera de los sericios de laestacin. Despus el dispositioseuir contando automticamentecada ez *ue lleue un ehculohasta el siuiente anador.

I. INTRODUCCIONEl siuiente in%orme tiene comoo+/etio inestiar, conocer 0dise1ar m*uinas de estado. Ascomo tam+in el %uncionamiento delos codi&cadores, decodi&cadores,reistros diitales, contadores 0dems componentes *ue senecesitan para *ue nuestro sistemasea ms e&ciente 0 menos costosocomo lo son los "D.

"or otro lado tam+in utilizamos lasimulacin en el proramaMA34"5S, el cual nos permitio+serar el %uncionamiento denuestro sistema, mostrndonos

resultados internos 0 e6actos decada elemento.

II. CONCEPTOS PREVIOS.

Que son Registros?os reistros son circuitossecuenciales conectados por unaserie de +iesta+les conectados encascada. 7ienen diersas

aplicaciones prcticas como8 7ransmitir 0 reci+ir datos en serie 0en paralelo. onersin de datos en %ormatoserie 0 paralelo 0 iceersa. Almacenamiento de in%ormacin(memoria).

TIPOS DE REGISTROS: 9eistros de desplazamientoE:79ADA SE9;E # SA;DA SE9;E. Esel reistro ms sencillo, en el *ue

reci+imos la in%ormacin en serie e0 en la salida o+tenemos tam+inen serie, pero retardad tantos ciclosde relo/ como n$mero de +iesta+lescomponan el reistro. -, en el primer?anco de su+ida de la se1al de relo/(o +a/ada, dependiendo del+iesta+le), el contenido de laentrada del primer +iesta+le pasa a

la su salida *ue es a su ez laentrada del seundo +iesta+le. Estetipo de reistro se suele usar comounidad de retardo.

9eistros de desplazamientoE:79ADA SE9;E # SA;DA


2/14

"A9AE. En este tipo de reistros,la in%ormacin se reci+e en serie 0 lasalida la o+tenemos en paralelo,una ez transcurridos tantos ciclosde relo/ como +iesta+les componan

el reistro. as salidas = estnconectadas a las entradas del+iesta+le 0 a su ez a la salida enparalelo, el %uncionamiento es iual*ue el anterior pero dependiendodel n$mero de +iesta+les 0 alterminar el ciclo de relo/, tememosuna salida de tantos +its en paralelocomo n$mero de +iesta+les.

9eistros de desplazamientoE:79ADA "A9AE # SA;DA

SE9;E. En este tipo de reistro, lain%ormacin es introducen en elreistro en paralelosimultneamente en todos los+iesta+les, por el contrario, la salidade los +its se o+tienen en serie, unaez transcurridos tantos ciclos derelo/ como n$mero de +iesta+lescomponan el reistro. Se realizancon/uando con un circuitocom+inacional 0 otra entrada *uellamamos Shi%toad con una

entrada directa 0 otra inertida,cuando se producen un ?anco actiode relo/, se produce un paso de lasentradas al reistro de datos atras del c. om+inacional, cuandoest a niel alto, las puertaspermiten el desplazamiento en seriehacia la derecha de los +itsalmacenados., "roducindose lasalida de todos los datos una eztranscurridos los ciclos de relo/, es$til a la hora de conertir datos

paralelos a serie para poderloseniar por un ca+le.

9eistros de desplazamientoE:79ADA "A9AE # SA;DA"A9AE. En este tipo de reistrosla in%ormacin es introducidasimultneamente en los +iesta+les

paralelo 0 cuando se producen un?anco actio de la se1al de relo/, losdatos se o+tienen tam+in a lasalida en paralelo.

Que es un Comparador?9eci+en esta denominacin los

sistemas com+inacionales *ueindican si dos datos de : +itssoniuales 0 en el caso *ue esto noocurra cul de ellos es ma0or. En elmercado se encuentran,eneralmente, como circuitosinteradospara datos de B u ! +its0 entradas *ue %acilitan la cone6inen cascada para tra+a/ar con ms+its.

Qu es un codifcador?ircuito com+inacional con 2:

entradas 0 : salidas, cu0a misin espresentar en la salida el cdio+inario correspondiente a la entrada

actiada. 7am+in entendemoscomo codi&cador (cdec), unes*uema *ue reula una serie detrans%ormaciones so+re una se1al oin%ormacin. Estos puedentrans%ormar una se1al a una %ormacodi&cada usada para la transmisin
http://es.wikipedia.org/wiki/Bithttp://es.wikipedia.org/wiki/Circuito_integradohttp://es.wikipedia.org/wiki/Circuito_integradohttp://es.wikipedia.org/wiki/Bithttp://es.wikipedia.org/wiki/Circuito_integradohttp://es.wikipedia.org/wiki/Circuito_integrado


3/14

o ci%rado o +ien o+tener la se1aladecuada para la isualizacin oedicin (no necesariamente la %ormaoriinal) a partir de la %ormacodi&cada.

E/emplo de alunos codi&cadores8CBBC de - lneas a B lneas,codi&cador 'D, CBB! de ! lneasa lneas, codi&cador octal.

Qu es un decodifcador?5n decodi&cador o descodi&cador esun circuito com+inacional, cu0a%uncin es inersa a la delcodi&cador, esto es, conierte uncdio +inario de entrada de : +itsde entrada 0 M lneas de salida (:puede ser cual*uier entero 0 M esun entero menor o iual a 2:), tales

*ue cada lnea de salida seractiada para una sola de lascom+inaciones posi+les de entrada.Estos circuitos, normalmente, sesuelen encontrar comodecodi&cador demultiple6or. Estoes de+ido a *ue un demultiple6orpuede comportarse como undecodi&cador.

Que es una m!uina de Estado?as m*uinas de estadoalortmicas, (ASM) del ;nls

"#gorit$mic State mac$ine, sonsistemas diitales sincrnicos con

separacin entre la unidad decontrol 0 la unidad operatia o deproceso 0 donde dicho control see6presa mediante un diarama de?u/o o diarama ASM.a unidad de control enera 0entrea las se1ales de control a launidad de proceso, *ue es la *ueespeci&ca las acciones. 7am+in esresponsa+le de la secuenciacin, osea, el orden en *ue se suceden losestados 0 sus transiciones,

dependiendo de las se1ales deentrada *ue reci+e, como semuestra en la &ura .Se proponen las ASM comoconceptos $tiles de dise1o diital decomple/idad ia+le, es decir, sonsistemas de relatia comple/idadpero a+orda+les como prctica dedise1o si su descripcin se hace atras de lenua/es de descripcinde hardare, como pueden serAFD o GFD.

a diisin en unidad de proceso 0unidad de control permite tratar porseparado am+as partes 0 separartam+in, cada uno de los recursosde la parte operatia, de %orma *ueal utilizarlos, no es precisoconsiderar el orden con *ue lasoperaciones se e/ecutan, ni eln$mero de eces *ue se repite cadaoperacin.El dise1o independiente de la partede control, eita tener *ue

considerar en detalle lacon&uracin de los +lo*ues deproceso *ue e%ect$an lasoperaciones.


4/14

Fig. 1 Diarama de +lo*ues de unam*uina de estados alortmica.

III. RESULTADOS DIAGRAMASELECTRICOS Y

SIMULACIONES.

Fig. 2 Simulacin en Altera "remiador

liente


5/14

# odi&cador CBB! al cual le lleauna se1al cada ez *ue inresa unehculo a un surtidor desinado.# 9eistro CBJB el cual uarda eln$mero respectio de cada estacin

para cuando ha0 un anador lo lleeal odi&cadorDemultiple6or.# ontadores CBI!, cada unodecadico lo cual sini&ca *uecuenta del - al J, de estos realizala %uncin de temporizacin el cuales actiado por la m*uina deestado 0 este cuentadescendentemente, los otros 2contadores estn conectados enserie para lorar contar desde -hasta JJ, el primero se actia por la

m*uina de estados 0 es elcontador menos sini&catio deeste sale una se1al cada ez *cumpla un ciclo 0 ha+ilita elsiuiente contador.#2 omparadores CB!H, onectadosen serie, el cual nos arro/ara unase1al, cuando un contador seincrementa 0 es el desinado porlos Sitch.# Decodi&cadorDemultiple6orCB! El cual es el *ue nos muestra

cual es el surtidor anador.# Ma*uina de Estados, la cual seproramo en un editor de te6to.

IV. CONCLUSIONES.

"ara lorar crear un dise1o ideal,siempre se de+e tener en cuenta*ue todos los dispositios de+enllear una misma se1al de relo/,para lorar *ue estos estn

sincronizados.

"ara el dise1o de una ma*uina deestados de Meal0 se de+e tener encuenta *ue enera una se1al desalida +asndose en su estadoactual 0 sus entradas.

"ara realizar una ma*uina deestados se de+e tener en cuenta*ue las salidas se actian solo hastaterminar el estado actual.

on lo aprendido en estaprctica, podremos realizar circuitosen los cuales necesitemos contar0o llear reistros para identi&carun n$mero espec&co.

os dispositios diitales 0anloos pueden reunirse en unsolo circuito dando soluciones

importantes a las necesidades delser humano, como en nuestraprctica lo es el premiar al clientede una estacin de asolina.

V. REFERENCIAS#I#LIOGRAFICAS.

http8+ooKs.oole.com.co+ooKsL

id>+muF-s;h-p>"AH-Bd*>decodi&cadorhl>esei>HNF7+5'oDtealoNm'Asa>3oi>+ooKOresultct>resultresnum>2ed>-DE=IAEA=P>onepae*>decodi&cador%>%alse

http8auusta.uao.edu.comoodle

:ES:, G. "., :ANE F. 7.,A99 '. D., ;9Q;: R. D. Anlisis 0Dise1o de ircuitos icosDiitales. Editorial "rentice#Fall;nternacional, JJI.

http8.alldatasheet.com
http://www.alldatasheet.com/http://www.alldatasheet.com/


6/14

VI. ANE$OS.


7/14

Fig 2Simulacin "remiador liente


8/14

Fig. & Ma*uina de Estado 9ealizada en on Ena+le Actiados "orMa*uina De Estado


9/14

Fig 'Simulacin "remiador liente


10/14

Fig. ) Ma*uina de Estado 9ealizada en on Ena+le Actios


11/14

Fig. 1+ Monta/e "remiador liente


12/14

Fig. Data Sheet odi&cador CBB!

Fig. ( Data Sheet ontador CBI!


13/14

Fig. )Data Sheet omparador CB!H

Fig. *Data Sheet 9eistro CBJB


14/14

Fig. 1+Data Sheet Decodi&cador CB!

premiador cliente fiel

Documents