práctica no 2 comprobacion de tablas de verdad
TRANSCRIPT
![Page 1: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/1.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM Página 1 de 6
INSTTITUTO POLITECNICO NACIONALEscuela Superior de Ingeniería Mecánica y Eléctrica
INGENIERIA ELECTRICA
LABORATORIO DE ELECTRONICA III.
PRACTICA No. 2 (FEBRERO 2012)
Características de las compuertas 74LSXX y Comprobación de Tablasde Verdad del INVERSOR, AND OR y sus complementos.
Número de Equipo: _____
Grupo: ________
INTEGRANTES
Nombre de los Alumnos: No. de Boleta:1). ___________ ___________ ______________ ____________
2). ___________ ___________ ______________ ____________
Nombre de los Profesores:
Prof. Titular: ___________ ___________ _____________
Prof. Adjunto: ___________ ___________ _____________
Prof. Adjunto: ___________ ___________ _____________
Fecha de realización: ___________
Calificación: ___________
![Page 2: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/2.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM Página 2 de 6
Práctica: Comprobación de Tablas de Verdad de las Compuertas INVERSOR, AND OR.
OBJETIVOS
Que al término de esta Práctica, el alumno que la apruebe pueda mostrar saber como:a).- Diseñar un una red de carga teniendo niveles binarios de salida TTL-LS, para la comprobación de
compuertas lógicas.b).- Interpretar la hoja de datos de cada elemento que se empleara en la presente práctica, en cuanto a
los niveles de voltajes y corrientes .c).- Interpretar las señales de entrada y salida, para comprobar las tablas de verdad para cada
compuerta.
MATERIAL
1 CI LM5551 Compuerta 74LS04, 74LS11, 74LS12, 74LS27, 74LS32, 74LS136, 74LS266 (Para el caso en que no se encuentran
las mencionadas compuertas, adquirir los CI de otros números, pero que sean del mismo tipo decompuertas).
1 Juego de Resistencias diferentes valores.2 Capacitores de acuerdo a la tabla I.4 Diodos 1N914 o 1N4148.
EQUIPO
1 Multímetros (Traer cuando menos 2 más).1 Osciloscopio.1 Fuente de CD.1 Protoboard1Juego de Resistencias
DESARROLLO DE LA PRÁCTICA:
2.1 Empleando el Diseño del Generador de Reloj (Pulsos Rectangulares) de la práctica No. 1 con elcircuito Integrado LM555, el cual servirá para la comprobación de las tablas de verdad de lascompuertas.
Figura 2.1 Señal de Reloj empleando el CI LM555, para una frecuencia fija y el C. U. al 50%.
![Page 3: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/3.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM
2.2.- Armar un circuito como el de la figura 2.2, Obtener el circuito de carga de la Tabla 2.2, para medir yreportar los datos estáticos solicitados en la tabla 2.3. Hacer los cálculos del circuito de carga yreportarlos. En esta tabla hay que considerar a PC = plena carga y SC = sin carga (a circuitoabierto), asì como las tensiones de VCC=5V, VD=0.9 V, y las corrientes IIH=20 A, y IIL=-400 A.
Mesa 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
F. O. 8 9 10 11 12 13 14 15 16 17 18 19 13 12 18 20
Tabla 2.2. Fan Out para el cálculo del circuito de carga.
FIG. 2.2 Circuito para me
V
Tabla 2.3 Co
2.3.- Conectar el circuittabla 2.4.
FIG. 2.3 Circuito para m
dir las condiciones estáticas del Inversor 74LS04, con su voltaj
Para el Inversor bajo prueba: VIH= Vcc= 5V
OL SC VOL PC IOL P
ndiciones estáticas del Inversor 74LS04 con su salida
o como el de la figura 2.3, para medir y reportar los
edir las condiciones estáticas del Inversor 74LS04, con su voltaje
1/6 74LS04
e de salida en el nivel bajo.
C
en el nivel bajo.
datos solicitados e n la
Vcc=5V
Página 3 de 6
de salida en el nivel alto.
![Page 4: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/4.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM Página 4 de 6
Para el Inversor bajo prueba: VIL= 0V
- IILSC -IIL PC VOH SC VOH PC - IOH PC
•
Tabla 2.4 Condiciones del Inversor 74LS04 con su salida en el nivel alto.
2.4 Con el circuito de señal de Reloj, y empleando el contador 74LS193, armar el circuito de la figura2.4,en donde se conectaran las diferentes compuertas.
Figura 2.4 Circuito para obtener los tiempos de formación, propagación y Transición.
2.5 Con la red de la figura 2.4 (sin CA conectado) y a la máxima frecuencia posible de la señal cuadrada, medir
los tiempos tr, tf, tTLH, tTHL, tPLH, tPHL, ts y td del Inversor Lógico RTL y anotarlos en la Tabla 2.5. Dibujar
los 4 oscilogramas de los tiempos de retardo por propagación tPLH, tPHL. La definición de los diferentes
tiempos de conmutación (de acuerdo a la figura 2.5) son los siguientes:
tr (rise time)= Tiempo requerido por la señal de entrada d e un circuito lógico, para efectuar la
transición entre el 10% y el 90% de la diferencia entre niveles binarios.
tf (fall time)= Tiempo requerido por la señal de entrada de un circuito lógico, para efectuar la
transición entre el 90% y el 10% de la difere ncia entre niveles binarios.
tTLH (transition time from = Tiempo requerido por la señal de salida de un circuito lógico, para Low to High
levéis) efectuar la transición entre el 10% y el 90% de la diferencia entre niveles binarios.
tTHL (transition time from = Tiempo requerido por la señal de salida de un circuito lógico, para High to Low
levéis) efectuar la transición entre el 90% y el 10% de la diferencia entre niveles binarios.
![Page 5: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/5.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM Página 5 de 6
Figura 2.5. Tiempos de Computación y de Retardo por propagación de un Inversor RTL.
tPLH (propagation delay time = Tiempo requerido por un circuito lógico, para obedecer la orden from Low to
High levels) de cambiar su salida del estado bajo (Low) al estado alto (High) (desde el 50% en la
amplitud de la señal de entrada, hasta el 50% en la amplitud de la señal de salida).
tPHL (propagation delay time = Tiempo requerido por un circuito lógico, para obedecer la orden from High to
Low levels) de cambiar su salida del estado alto (High) al estado bajo (Low) (desde el 50% en la
amplitud de la señal de entrada, hasta el 50% en la amplitud de la señal de salida).
ts (storage time)= Tiempo requerido por el transistor BJT de un circuito lógico Inversor RTL, para salir de la
región de saturación (hacia la región activa), (desde el 90% en la amplitud de la señal de
entrada, hasta el 10% en la amplitud de la señal de salida).
td (delay time)= Tiempo requerido por el transistor BJT de un circuito lógico Inversor RTL,para salir de laregión de corte (hacia la región activa), (desde el 10% en la amplitud de la señal deentrada, hasta el 90% en la amplitud de la señal de salida).
Frec. quad=_______KHz (Frec. máxima de la señal cuadrada sin carga y con carga).Del 10% al90% Entrada
Del 90% al10% Entrada
Del 10% al90% Salida
Del 90% al10% Salida
Del 50% Ental 50% Sal.
Del 50% Ent.al 50% Sal.
Del 90% Ental 10% Sal.
Del 10% Ent al90% Sal.
tr tf tTLH tTHL tPLH tPHL ts td
Valor Exp. SC
Valor Exp. PC
TABLA 2.5 Tiempos de conmutación del Inversor Lógico 74LS04.
2.6 Llenar las tablas de verdad de cada una de las compuertas, considerando que se introducen señalesen la entrada y su salida para estas compuertas.
2.7 Dibujar en los oscilogramas respectivos, para cada una de las compuertas tanto la señal de entradacomo la de salida.
![Page 6: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/6.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM
Figura 2.6. Circuito armado con el LM555, y las diferentes compuertas.
Llenado de valores en estados lógicos ALTO=H y BAJO=L, para cada una de las compuertas.
A=Vent X=Vsal
Compuerta 74LS04
A=Vent B=Vent C=Vent X=Vsal
A=Vent B=Vent X=Vsal
Compuerta 74LS11Compuerta 74LS32
A=Vent B=Vent C=Vent X=Vsal
A=Vent B=Vent X=VsalPágina 6 de 6
Compuerta 74LS12 Compuerta 74LS27
![Page 7: Práctica No 2 Comprobacion de Tablas de Verdad](https://reader035.vdocumento.com/reader035/viewer/2022072921/55cf9855550346d0339704c5/html5/thumbnails/7.jpg)
CARRERA DE INGENIERIA ELECTRICA.Prácticas de Laboratorio de Electrónica III. Practica No. 2
JLDM Página 7 de 6
2.9 Con las compuertas que tiene, de acuerdo a la tabla 2.4 realizar las funciones algebraicas booleanasque se indican, físicamente y obtener las respuesta de salida de acuerdo a la excitación de lasentradas.
Mesa 1 y 10 3 y 11 5 y 12 7 y 15
Función
Booleana.CABBCA+CBA CABCBABCA CABCBACBA ABCCABBCA
Mesa 2 y 9 4 y 12 6 y 14 8 y 16
Función
Booleana.BCAABCCAB CABCBABCA BCABCABCA CABCBABCA
Tabla 2.4. Realizar las funciones algebraicas booleanas con las compuertas que se tienen.
CALCULOS.Desarrollar los cálculos correspondientes para la obtención de las diferentes frecuencias en función de los
dispositivos electrónicos.
SIMULACIONES.Realizar las simulaciones de los circuitos propuestos en los puntos 2.1, 2.4 y 2.6, empleando el software Circuit
Wizard o Proteus o Multisim o PSpice.
COMENTARIOS Y APORTACIONES NUEVAS.Para este punto describa sus comentarios obtenidos durante el desarrollo de esta práctica, y que aportaciones
usted haría de esta práctica.
CONCLUSIONES Y HALLAZGOS.
Conclusiones de cada uno de los integrantes, y que nuevos hallazgos logro descubrir de acuerdo a su experienciacon el acercamiento de esta asignatura.
BIBLIOGRAFIAS.
REFERENCIAS.________________________________ FIN DE L A PRÁCTICA _________________________________
A=Vent B=Vent X=Vsal
Compuerta 74LS136
A=Vent B=Vent X=Vsal
Compuerta 74LS266