ppt cap6

7/25/2019 PPT Cap6

1/23

UNIVERSIDAD TECNOLOGICA

DE PANAMA

CIRCUITOS LOGICOS

ELECTRONICOS

CAPITULO

Profesor: Arnulfo D. Chong

7/25/2019 PPT Cap6

2/23

Circuitos Digitales I 2Arnulfo D. Chong

Cap. 6: Circuitos Secuenciales.

Reloj

Flip-flop

Registro

Contadores

Asincrnicos

Sincrnicos

Contadores comerciales

CD 4518 / 4520

CD 4516 / 4510

7/25/2019 PPT Cap6

3/23


Reloj (CK) con NAND:


7/25/2019 PPT Cap6

4/23



Flip-flop JK:

Bajo Activo

Alto Activo

7/25/2019 PPT Cap6

5/23



Flip-flop Tipo T y Tipo D:

Tipo T: Tipo D:

T Qf

0 Qa

1 Qa

Tabla de Verdad

D

D Qf

0 0

1 1

Tabla de Verdad

J K Qf

0 0 Qa

0 1 0

1 0 1

1 1 Qa

Tabla de Verdad

7/25/2019 PPT Cap6

6/23



Aplicaciones de Flip-flop: Registros de Desplazamiento:

Dispositivo de memoria.

De acuerdo a como se introducen los datos y como se sacan

pueden clasificarse en: Serie serie.

Serie paralelo.

Paralelo serie.

Paralelo paralelo.

El registro que puede funcionar en las cuatro formas se le

conoce como registro Universal.

7/25/2019 PPT Cap6

7/23



Aplicaciones de Flip-flop:

Registro Universal:

7/25/2019 PPT Cap6

8/23


Cap. 6: Circuitos Secuenciales. Aplicaciones de Flip-flop:

Registro Universal en bloque:

Registro Serie serie / Serie Paralelo (CD 4015).

7/25/2019 PPT Cap6

9/23



Contador Asincrnico. Definicin.

Mdulo.

Nmero de FFs.

M = 2n ; n = cantidad de FFs.

Un FF por cada bit de la secuencia.

Conexiones. J y K a VCC.

CK del primer FF directo del generador.

Los dems, de la salida del FF anterior.

El FF que recibe los pulsos del generador, genera el bms.

El ltimo FF de la cadena, genera el BMS. Direccin de la secuencia.

Cambio de mdulo.

Parada automtica.

7/25/2019 PPT Cap6

10/23


Cap. 6: Circuitos Secuenciales. Contador Asincrnico Ascendente:

Contador Asincrnico Descendente:

7/25/2019 PPT Cap6

11/23



Cambio de Mdulo.

Consiste en hacer que el contador regrese al inicio antes de terminar suciclo natural. Esto se logra con:

Estudio en la primera combinacin que no se quiere ver.

El estudio consiste en buscar si en esa combinacin existe un bit que porprimera vez cambie de valor.

Si no se encuentra un bit se trata con dos, tres, etc., hasta llegar a utilizartodos los bits de la combinacin.

Con este bit, o bits, se obtiene un circuito combinacional que genere un 0o un 1, que ser aplicado al Reset si el contador es ascendente o al Set siel contador es descendente. El valor de 0 1 depender si el Set oReset es bajo o alto activo.

La combinacin donde se hace el estudio no se ve en la secuencia.

Ejemplo: Disee un contador asincrnico ascendente Mdulo 10.

Solucin:

Primero se escribe la tabla de verdad de la secuencia natural del contadorpara despus iniciar el estudio.

7/25/2019 PPT Cap6

12/23


Cap. 6: Circuitos Secuenciales. Tabla de Verdad.

Cantidad de FFs y tipo de activacin del reset. Se selecciona bajo activo.

Se debe tener claro cual es el inicio.

Los bits que asumen un valor simultneamente por primera vez son Q3 y Q1.

Con estos dos bits se obtiene un circuito que genere un 0 para ser aplicado alos reset. El circuito ser una NAND.

El circuito final:

Estudio

7/25/2019 PPT Cap6

13/23


Cap. 6: Circuitos Secuenciales. Ejemplo de mdulo 10 descendente.

Tabla de Verdad.

Cantidad de FFs y tipo de activacin del set. Se selecciona bajo activo.

Se debe tener claro cual es el inicio.


Con estos dos bits se obtiene un circuito que genere un 0 para ser aplicado alos set. El circuito ser una OR.

El circuito final:

Estudio

7/25/2019 PPT Cap6

14/23



Parada Automtica. Es detener el contador en una combinacin determinada.

Se debe hacer estudio similar al caso anterior, pero sobre lacombinacin donde se quiere que se detenga.

Se generar un 1 0, indistintamente, y con este valor se debe hacerotra lgica para detener el CK con un valor constante.

CK bajo activo se detiene con 1. CK alto activo se detiene con 0.

Ejemplo: contador ascendente de 4 bits que se detenga en 1100.

Solucin: Tabla de verdad.

Estudio en la combinacin donde se va a detener, 1100.

FF con CK bajo activo.

7/25/2019 PPT Cap6

15/23



Estudio


Con estos dos bits se obtiene un circuito que genere un 1 para detener el CK..

El circuito final:

7/25/2019 PPT Cap6

16/23



Contador Sincrnico.

Definicin. Pasos para su diseo.

Secuencia.

Cantidad de FF.

Programacin

Tabla de programacin.

Tabla de programacin

7/25/2019 PPT Cap6

17/23



Contador Sincrnico.

Ejemplo: Disee un contar sincrnico que genere la siguiente

secuencia: 5, 2, 4, 7, 3, 5, 2, 4, 7, 3,

Solucin:

La secuencia ya le tiene. Cantidad de FFs: depende del valor mximo de la secuencia, en

este caso 7, se necesitan 3 FFs.

Se programa cada combinacin de la secuencia para que al llegar

el pulso de reloj vaya a la siguiente.

La programacin se realiza utilizando la tabla de verdad modificadadel tipo de FF que se utilice y luego se simplifica.

7/25/2019 PPT Cap6

18/23



Tabla de Verdad.

1 0 0

1 1 1

0 1 0

0 1 1

1 0 1

7/25/2019 PPT Cap6

19/23



Contadores Comerciales. CD 4518 / CD 4520.

CD-4518:

Doble contador de cuatro bits ascendente BCD,

independientes. CD-4520

Doble contador Binario, independientes, con las mismascaractersticas que el CD-4518.

Tienen el mismo pinaje.

Pueden ser configurados para contar como alto activo ocomo bajo activo.

7/25/2019 PPT Cap6

20/23



Contadores Comerciales.

CD 4518 / CD 4520.

7/25/2019 PPT Cap6

21/23



Contadores Comerciales.

CD 4510 / CD 4516.

CD-4510:

Contador de cuatro bits programable BCD.

Puede ser ascendente o descendente con solo cambiar el

valor de un pin. Se le puede introducir un inicio variable por medio de las

entradas paralelas.

CD-4516:

Contador Binario con las misma caractersticas que el CD-

4510. Tienen el mismo pinaje.

Conteo alto activo.

7/25/2019 PPT Cap6

22/23


Cap. 6: Circuitos Secuenciales. Contadores Comerciales.

CD 4510 / CD 4516.

7/25/2019 PPT Cap6

23/23


Contadores Comerciales. CD-4510 / CD-4516; CD-4518/CD-4520.

ppt cap6

Documents