multiples tipos de memoria

1

3-1

Microprocesadores & Microcontroladores

Memorias ©ATE-Universidad de Oviedo

3-2



¿Qué es una memoria?

•Es un dispositivo que es capaz de proporcionar un medio físicopara almacenar la información procesada por un sistema digital

En nuestro caso sólo nos interesan las memorias de semiconductores

¿Para qué se emplean?

•Para almacenar programas y datos en Sistemas Microprocesadores (90%)•Para implementar circuitos combinacionales

¿Qué es una palabra?

•Es un grupo de bits a los que se puede acceder de manera simultánea

¿Qué es una dirección? •Es la posición de identificación de una palabra en memoria

2

3-3



Clasificación de las Memorias Por el Acceso

RAM: Acceso Aleatorio, el tiempo de acceso a una dirección es independiente de su posición física.

Se especifica la dirección y se accede al contenido

SAM: Acceso Secuencial, para acceder a una posición se debe pasar por todas las que le preceden físicamente

Se accede a toda la información contenida en las direcciones previas

CAM: Acceso por contenido, o Asociativas; se direccionan por contenido

Se suministra un dato y la respuesta es si está o no almacenado yla dirección en la que se encuentra.

3-4



Clasificación (II) Por las Operaciones

RWM: Memorias de Lectura/Escritura; las operaciones de lecturay de escritura son rápidas y habituales en el funcionamiento del µP ROM: Sólo Lectura; la información es leída de manera rápida pero

la escritura es más lenta y no es habitual en el funcionamientodel sistema µP

Por el Interfaz Exterior

Síncronas: con señal de reloj CLK para la sincronizaciónLas señales de direcciones, datos y control se almacenan enregistros internos en los flancos activos de la señal CLK Asíncronas: no disponen de señal de reloj

3

3-5



Por lo Permanente de la información

No volátiles: la información se retiene de manera permanenteaunque se interrumpa la alimentación del circuito

Volátiles: se pierde la información sin tensión de alimentación

Estáticas: se mantiene la información permanentementesiempre que exista alimentación

Dinámicas:además de la alimentación se necesitan operacionesperiódicas de refresco de información

Por la Tecnología de Semiconductores

Bipolares: con dispositivos bipolares (diodos o transistores)

MOS: con transistores MOSFET

Clasificación (III)

3-6



RAM Estáticas Asíncronas (SRAM) Bipolares o MOSRAM Estáticas Síncronas (SSRAM) Bipolares o MOSRAM Dinámicas Asíncronas (DRAM) MOS

Volátiles

RAM Dinámicas Síncronas (SDRAM) MOSROM de Máscara Bipolares o MOSPROM Bipolares o MOSEPROM MOSEEPROM MOSFlash EEPROM MOS

Acceso Aleatorio

No Volátiles

NVRAM (SRAM con batería) MOS

Memorias “habituales” en los Sistemas Microprocesadores

Sistemas Empotrados

4

3-7



Memorias ROM

•No volátiles•Acceso aleatorio•Operaciones de sólo lectura•Bipolares o MOS

Tipos: ROM de máscara: programada en la fabricación

PROM: programables por el usuario una sola vezEPROM: reprogramables y borrables por radiación UV

PROM=OTP son EPROM sin “ventana”EEPROM: reprogramables y borrables eléctricamente

permiten un borrado selectivo por posicionesFlash: EEPROM de acceso más rápido

borrado simultáneo de toda la memoria

3-8



Memorias ROM (II) Almacenan programas y datos permanentes o que no cambian con frecuencia

•Estructura matricial:m líneas de direccionamiento (Ai): 2

m direccionesn líneas de datos (Di): tamaño de los datoslíneas de control:/CE (habilitación CI), /OE (hab.salidas)

Tamaño de memoria: 2mx n

Matriz de Celdasde

Memoria

Dec

odif

icad

orde

dir

ecci

ones

Circuito de E/S

(Ai) Líneas deDirecciones

(Di) Líneas de DatosControl

/CE

/OE

5

3-9



Decodificador1 a 2

Circuito de Salida(triestado)

1 1 0 1

0 1 1 0

A0

/OE

D3 D2 D1 D0

/CE

ROM bipolar con diodos(tamaño 2x4)

Contenidode la memoria

+Vcc

ROM bipolar con transistores

sustituyendoa diodos

Memorias ROM (III)

3-10



+Vcc +Vcc

Salida Decodificador

Grabado “0” Grabado “1”

Celda de ROM MOS

Memorias ROM (IV)

6

3-11



Memorias ROM (V): PROM

Se fabrican en “blanco” (todos fusibles intactos) y si se quema se graba un “0” en esa celda

Salida Decodificador

Fusible mantenido“grabado 1”

Fusibles: metálicos ó silicio policristalino

Fusible quemado“grabado 0”

3-12



Memorias ROM MOS borrables:

•EPROM

•EEPROM

•FLASH

Dispositivos MOS de Puerta Flotante

Puerta cargada: MOS en corte

Puerta flotante sin carga:MOS controlable desde G

DrenadorPuerta

Puerta flotante

Fuente

Aislante(SiO

2)

7

3-13



+Vcc +Vcc

ROM: Dispositivos MOS de Puerta Flotante

Puerta flotantedescargada

(grabado “0”)

Puerta flotantecargada (“1”)

3-14



Memorias EPROM: Borrable por luz UV

Grabación Borrado

EPROM: 128K x 8

13.1 segundos para grabar20 minutos para borrado (todas a la vez)

8

3-15



Memorias EEPROM (E2PROM): Borrable eléctricamente

BorradoGrabación

El aislante entre la puerta flotante y el canal es muy delgado, permitiendo el paso de los electrones para cargar o descargar

la puerta por efecto túnel

3-16



Memorias Flash EEPROM (FLASH):

Borrables eléctricamente todas las posiciones simultáneamente

FLASH EEPROM: 256K x 8

2.6 segundos para grabar1 segundo para borrado (todas a la vez)

9

3-17



Almacenan datos o valores que cambian con frecuencia

•Volátiles (variedad NVRAM no volátil porque se alimenta con batería)

•Acceso aleatorio

•Operaciones de lectura y escritura

•Asíncronas: sin señal de reloj

Estáticas (SRAM)Dinámicas (DRAM)

•Síncronas: con señal de reloj para sincronización

Estáticas (SSRAM)Dinámicas (SDRAM)

Memorias RAM:

3-18



Memorias RAM Síncronas

Datos deEntrada

Control yDirecciones

Matrizde

MemoriaDatos de

Salida

CLK

DiAi

/CE

/WE

Señal de reloj para sincronización externa

Direcciones

Datos

10

3-19



Tamaño de memoria: 2mx n

Matriz de Celdasde

MemoriaD

ecod

ific

ador

de d

irec

cion

es

Circuito de E/S

(Ai) Líneas deDirecciones

(Di) Líneas de DatosControl

/CE

/OE/WE

Memorias RAM Asíncronas

3-20



Memorias RAM EstáticasEstructura matricial: Decodificadores de Filas y de Columnas

Salidasdecodificador

de filas

Salidas decodificadorde columnas

(W) Escritura (R) Lectura

Celda Básica(1 bit)

11

3-21



RAM Estáticas: Celda básica biestable

Selección celda:Xi = ‘1’Yj = ‘1’

Filaxi

Columna Yj

3-22



RAM DinámicasCelda básica: condensador + MOS

Condensador:cargado: ‘1’descargado: ‘0’

Mayor integración que SRAM

Necesidad de refresco por pérdidade carga del condensador

Circuito adicional para “reescribir”

Periodo de refresco (2ms aprox)

Multiplexadas líneas de direccionescon control de acceso a filas (RAS) y columnas (CAS)

DRAMRASCAS

Ai

Di

R/W/CE

12

3-23



RAM Dinámicas (II)

Circuitos de Refresco

3-24



Tiempos de acceso: Lectura en ROM y RAM

Opción (a).- Acceso de Lectura continua:•Activar el chip de memoria (/CE)•Activar la entrada de lectura escritura (R/W)•Se cambia la dirección a leer en las entradas de direcciones (Ai)

Ciclo de lectura continua (/CE=0, R/W=1)

Tiempo de propagación desde Ai hasta Di

Tiempo de ciclo de lectura

13

3-25



Tiempos de acceso: Lectura en ROM y RAM (II)Opción (b).-Acceso de Lectura controlada por /CE:

•Se coloca la dirección de acceso•Se activa la entrada /CE

Tiempo desde activación de /CEhasta que el dato es válido

3-26



Tiempos de acceso: Escritura en RAMOpción (a).- Escritura controlada por R/W:

•Se coloca la dirección de acceso en Ai•Se activa la entrada /CE•Se activa entrada R/W•Se coloca el dato a grabar en Di

tDS: tiempo mínimo del datoantes de desactivar R/W

tDH: tiempo mínimo del datodespués de desactivar R/W

tWP: tiempo mínimo de activación de R/W

14

3-27



Tiempos de acceso: Escritura en RAM (II)

Opción (b).- Escritura controlada por /CE:•Se coloca la dirección de acceso en Ai•Se activa la entrada /CE•Se activa entrada R/W•Se coloca el dato a grabar en Di

tCW: tiempo mínimo de activación de /CE

3-28



Memorias RAM (volátiles)

SRAM: Alta velocidadBajo consumo

DRAM: Alta densidad de integraciónNecesidad de refrescoBajo precio

Memorias ROM (no volátiles)

EPROM: Borrado muy lento y total

EEPROM: Borrado selectivo de direcciones

FLASH: Borrado totalEscritura de un byte en microsegundos

15

3-29



Expansión de Memorias

Expansión del tamañode palabra:

2 chips de 1k x 4

1 memoria de 1k x 8

3-30



Expansión de Memorias (II)

Expansión del númerode posiciones:

2 chips de 1k x 4

1 memoria de 2k x 4

16

3-31



Expansión del número de posiciones y del tamaño de palabra:

8 chips de 1k x 4

1 memoria de 4k x 8

RAM 1K x 4(7)

A0A9

CS

RAM 1K x 4(6)

A0A9

CS

RAM 1K x 4(5)

A0A9

CS

RAM 1K x 4(4)

A0A9

CS

RAM 1K x 4(3)

A0A9

CS

RAM 1K x 4(2)

A0A9

CS

RAM 1K x 4(8)

A0A9

CS

RAM 1K x 4(1)

A0A9

CS

DECODIFICADOR2 a 4

A9 A0

E1

E0

ENABLE

+Vcc (1)

A10A11 D7 D4 D3 D0..... .....

Expansión de Memorias (III)

3-32



Mapa de Memoria

•Es el “plano” de localización de cada tipo de memoria en unSistema Microprocesador

•Representa el margen de las direcciones de acceso a cadatipo de memoria y/o las unidades de entrada/salida

•Se configura a partir de las líneas del bus de direcciones activando las líneas de control de cada integrado de memoriay/o unidades de entrada/salida

•Algunos microprocesadores distinguen entre el Mapa deMemoria y el Mapa de Entrada/Salida

17

3-33



Mapa de Memoria (ejemplo)Sistema Microprocesador con 16 líneas en el bus de direccionesSeñales de Control /WR (escritura) y /RD (lectura) Bus de Datos de 8 bits

ROM(32K x 8)

SRAM(16K x 8)

0000

3FFF4000 LATCH

8000

FFFF

LatchCE D7-D0

Q7-

Q0

SRAM(8k x 8) D7-D0

A12-

A0

CEOEWE

ROM(8k x 8)

A12-

A0

CEOE D7-D0

Tipo deC.I. Disponibles

MAPA A CONFIGURAR

3-34



SRAM(8k x 8) D7-D0

A12-

A0

CEOEWE

Lógica de Selección de SRAM:(como 6116)

CE OE WE Estado Pines E/S1 X X Sin seleccionar Z0 0 1 Lectura Do (salida)0 1 0 Escritura Di (entrada)0 0 0 Escritura Di (entrada)0 1 1 Preparada para lectura Z

18

3-35



Direcciones A15 A14 A13 Decodificador Memoria0000-1FFF 0 0 0 Y0 SRAM 12000-3FFF 0 0 1 Y1 SRAM 24000-5FFF 0 1 0 Y2 LATCH6000-7FFF 0 1 1 Y3 NO CON.8000-9FFF 1 0 0 Y4 ROM 1A000-BFFF 1 0 1 Y5 ROM 2C000-DFFF 1 1 0 Y6 ROM 3E000-FFFF 1 1 1 Y7 ROM 4

SELECCIÓN DE INTEGRADOSCON DECODIFICADOR 3 A 8

3-36



SRAM 1(8k x 8) D7-D0

CEOEWE

SRAM 2(8k x 8) D7-D0

CEOEWE

ROM 1(8k x 8)

CEOE D7-D0

ROM 2(8k x 8)

CEOE D7-D0

ROM 3(8k x 8)

CEOE D7-D0

ROM 4(8k x 8)

CEOE D7-D0

LatchCE

D7-D0

Q7-

Q0

A12-A0

74138Decodificador

3 a 8

Y0Y1Y2Y3Y4Y5Y6Y7

S2S1S0

G2BG2AG1

BUS

DE

DAT

OS

(D7-

D0)

A15 A14 A13

/WR

/RD

Líneas de control

Líneas de direcciones

multiples tipos de memoria

Documents

grabar en di

universidad de oviedo

tiempos de acceso

lneas de direcciones

decodificador de direcciones

lneas de datos

expansin de memorias

lectura en rom