m74hc4046

M74HC4046CMOS Phase Lock Loop

Descripcin General de ellos. Este comparador es ms susceptible al ruido throw- ing el bucle de bloqueo, pero es menos probable que bloquear a mazo deEl MM74HC4046 es un bucle de bloqueo de fase de baja potencia utilizando monics que los otros dos comparadores.avanzada tecnologa CMOS de silicio de puerta para obtener alta cuenciaoperacin fre- tanto en el comparador de fase y VCO En una aplicacin tpica uno cualquiera de los tres comparadoressecciones. Este dispositivo contiene una tensin lineal de baja potencia a alimentar una red externa de filtro que a su vez alimenta la VCOoscilador controlado (VCO), un seguidor de fuente, y de tres entradas. Esta entrada es un CMOS de impedancia muy alta comparadores de fase de entrada. Los tres comparadores de fase tienen una que tambin impulsa el seguidor de fuente. Operando de entrada de seal comn del VCO y una entrada de comparador comn. La frecuencia se establece por tres componentes externos conectados entrada de seal tiene un amplificador de auto de empuje que permite a las seales a los pines C1A, C1B, R1 y R2. Un pin de inhibicin se proporciona ser capacitivamente acoplada a los comparadores de fase para inhabilitar el VCO y el seguidor de fuente, proporcionando una con una pequea seal o directamente junto con el mtodo de entrada estndar de poner el IC en un estado de bajo consumo.niveles lgicos. Este dispositivo es similar a la CD4046 excepto El seguidor de fuente es un transistor MOS cuya puerta es con-que el diodo Zener del dispositivo CMOS de compuerta metlica se ha conectado a la entrada VCO y cuyo drenaje se conecta el sido reemplazado con un tercer comparador de fase. Salida del demodulador. Esta salida se utiliza normalmente mediante la vinculacin de la Fase Comparador I es una puerta OR exclusiva (XOR). Se pro- una resistencia del pin 10 a tierra, y proporciona un medio de proporciona una seal de error digital que mantiene un cambio de fase 90 que mira a la entrada VCO sin cargar hacia abajo entre la modificacin de la frecuencia central del VCO y la entrada de seal de las caractersticas del PLL filtro.(50% ondas de entrada ciclo de trabajo). Este detector de fase esms susceptibles a bloqueo en armnicos de la entrada Caractersticas cuenciacuencia de comparador de fase I, pero proporciona un mejor ruido Bajo consumo de energa dinmica: (VCC 4.5V)rechazo. Mxima frecuencia de funcionamiento VCO: Fase III comparador es una puerta de flip-flop SR. Se puede utilizar 12 MHz (VCC 4.5V)para proporcionar las funciones comparador de fase y es similar ael primer comparador en el rendimiento. tiempo de respuesta rpido comparador (VCC 4.5V)El comparador de fase II es un Comparador borde sensible digitales secuenciales I: 25 ns red. Dos salidas de seal se proporcionan, un comparador comparador II: 30 ns de salida y una salida de pulsos de fase. La salida del comparador es Comparador III: 25 nsuna salida de 3 estados que proporciona una seal que bloquea la VCOseal de salida de la seal de entrada con el cambio de fase entre 0 VCO tiene una alta linealidad y estabilidad a alta temperatura

Cdigo de pedido:Nmero de pedido Nmero paquete paquete DescripcinMM74HC4046M M16A 16-Lead contorno pequeo circuito integrado (SOIC), JEDEC MS-012, 0.150 "NarrowMM74HC4046SJ M16D 16-Lead Small Outline Package (SOP), EIAJ TIPO II, 5,3mm anchaMM74HC4046MTC MTC16 16-Lead Thin Shrink Pequeo paquete Esquema (TSSOP), JEDEC MO-153, 4.4mm anchaMM74HC4046N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 "de anchoLos dispositivos tambin estn disponibles en la cinta y carrete. Especifique aadiendo el sufijo "X" para el cdigo de pedido. 2003 Fairchild Semiconductor Corporation DS005352 www.fairchildsemi.com

Diagrama de conexin

Diagrama de bloquesAsignaciones de patillas para DIP, SOIC, SOP y TSSOP

Absolute calificaciones Mximo (Nota 1) recomendados de funcionamiento(Nota 2) CondicionesVoltaje de alimentacin (VCC) -0,5 a 7.0V Min Max Unidades DC Voltaje de entrada (VIN) -1,5 a VCC 1.5V Voltaje de alimentacin (VCC) 2 6 V DC Voltaje de salida (VOUT) -0,5 a Entrada VCC 0,5 V DC o Voltaje de salidaClamp Diodo Actual (IIK, IOK) 20 mA (VIN, VOUT) 0 VCC V DC Corriente de salida por pin (IOUT) 25 Rango de temperatura de funcionamiento mA (TA) -40 85 C VCC o GND DC actual, por pin (ICC) 50 mA Rise entrada o cada TiemposTemperatura de almacenamiento (TSTG) -65C 150C (tr, tf) VCC 2.0V 1000 ns Disipacin de potencia (PD) VCC 4.5V 500 ns (Nota 3) 600 mW VCC 6.0V 400 nsS.O. Paquete solamente 500 mW Nota 1: calificaciones Mximo son esos valores ms all del cual los daos en losTemperatura plomo puede ocurrir (TL) del dispositivo.Nota 2: A menos que se especifique lo contrario todos los voltajes estn referenciados a tierra.(Soldar 10 segundos) 260CNota 3: Potencia de prdidas reduccin de temperatura - paquete de plstico "N": -12 mW / C de 65C a 85C.

DC Caractersticas elctricas (Nota 4)

SmboloParmetroCondicionesVCC TA TA 25C -40 a 85C TA -55 a 125CUnidadesLmites Typ GarantizadoVIH Mnimo Nivel ALTO2.0V Voltaje de entrada4.5V6.0V 1.53.154,2 1,53.154,2 1,53.154.2 V V VVIL LOW Nivel Mximo2.0V Voltaje de entrada4.5V6.0V 0.51.351,8 0,51.351,8 0,51.351.8 V V VVOH Mnimo Nivel ALTOVoltaje de salida VIN VIH o VIL| IOUT | 20 A2.0V4.5V6.0V2.04.56.01.94.45.91.94.45.91.94.45.9V V VVIN VIH o VIL| IOUT | 4,0 mA| IOUT | 5,2 mA4.5V6.0V4.25.73.985.483.845.343.75.2V VVOL mximo nivel bajoVoltaje de salida VIN Vihor VIL| IOUT | 20 A2.0V4.5V6.0V0000.10.10.10.10.10.10.10.10.1V V VVIN VIH o VIL| IOUT | 4,0 mA| IOUT | 5,2 mA4.5V6.0V0.20.20.260.260.330.330.40.4V VIIN entrada mxima de corriente (pines 3,5,9) VIN VCCor GND 6.0V 0.1 1.0 1.0 AIIN Corriente mxima de entrada (Pin 14) VCC VIN o GND 6.0V 20 50 80 100 AIOZ mxima de salida 3 estadosCorriente de fuga (Pin 13) VOUT VCC o GND 6.0V 0.5 5.0 10 ACPI quiescente mximaVCC Suministro VIN actual o GNDIOUT 0 A 6.0V 30 80 130 160 AVIN VCC o GNDPin 14 Abrir 6.0V 600 1500 2400 3000 ANota 4: Para una fuente de alimentacin de 5V 10% las peores tensiones de salida de casos (VOH y VOL) ocurrir por HC en 4.5V. Por lo tanto se deben utilizar los valores de 4.5V cuandodisear con este suministro. Peor de los casos VIH y VIL ocurren en VCC 5.5V y 4.5V respectivamente. (El valor de VIH en 5.5V es 3.85V.) La corriente de fuga peor caso (IIN, ICC, y IOZ) ocurren durante CMOS en la tensin ms alta y por lo tanto los valores de 6.0V se debe utilizar.

AC Caractersticas elctricas VCC = 2.0 a 6.0V, CL = 50 pF, tr = tr = 6 ns (a menos que se especifique lo contrario.)

SmboloParmetrosCondicionesVCC TA25C TA -40 a 85C TA -55 a 125CUnidadesLmites Typ GarantizadoAC Sensibilidad de entrada acoplado, Seal En C (serie) 100 pFfIN 500 kHz 2.0V4.5V6.0V 2550135 100150250 150200300 200250350 mV mV mVtr, tf de salida mximaAuge y cada 2.0V Tiempo4.5V6.0V 3098 751512 951915 1102219 ns ns nsCIN entrada mxima capacitancia 7 pFFase I ComparadorTPHL, tplh mximoRetraso de propagacin 2.0V4.5V6.0V 652520 2004034 2505043 3006051 ns ns nsFase II ComparadortPZL mximo de 3 ESTADO Habilitar 2.0V Tiempo4.5V6.0V 752522 2254538 2805648 3406857 ns ns nstPZH, tPHZ mximo de 3 ESTADO Habilitar 2.0V Tiempo4.5V6.0V 883025 2404841 3006051 3607261 ns ns ns2.0V TPLZ mximo de 3 ESTADO Desactivar Tiempo4.5V6.0V 903228 2404841 3006051 3607261 ns ns nsTPHL, tplh mximoRetraso de propagacin-Alto a bajo a la Fase Pulsos 2.0V4.5V6.0V 1003427 2505043 3106353 3807564 ns ns nsFase III ComparadorTPHL, tplh mximoRetraso de propagacin 2.0V4.5V6.0V 752522 2004034 2505043 3006051 ns ns nsCPD de potencia mximaDisipacin de capacitancia Todos comparadoresVIN VCC y GND 130 pFOscilador controlado por tensin (especificado para operar desde 3.0V a 6.0V VCC)Frecuencia de funcionamiento mxima fMAX C1 50 pFR1 100R2 VCOin VCCC1 0 pF R1 100VCOin VCC4.5V6.0V

4.5V6.0711

12144.57MHzMHz

MHzMHzCiclo de trabajo 50%Demodulador de salidaTensin offsetRs VCOin-vdem 20 kW 4.5V 0,75 1,3 1,5 1,6 VOffsetRs Variacin 20 kW1.75V VCOin 2.25V4.5V 2.75V0.650.10.75V

Caractersticas tpicas de rendimiento

Tpico frecuencia central vs R1, C1 VCC 4.5V

Frecuencia Offset tpico vs R2, C1 VCC 4.5V

Tpico VCO Disipacin de potencia@ Frecuencia central vs R1Tpico frecuencia central vs R1, C1 VCC 6V

Frecuencia tpica Offset vs R2, C1 VCC 6V

VCO de potencia tpicaDisipacin @ fMIN vs R2

Caractersticas tpicas de rendimiento (Continuacin)VCOin vs fout VCC 4.5V VCOin vs fout VCC 4.5V

VCOout vsTemperatura VCC 4.5VVCOout vsVCC Temperatura 6V

Caractersticas tpicas de rendimiento (Continuacin)

HC4046 Seguidor Fuente tpicaEnerga de la disipacin vs RSTpico fMAX / fMIN vs R2 / R1VCC 4.5V y 6V fMAX / fMIN

Tpico Linaearity VCO vs linealidad R1 y C1 VCO tpica vs R1 y C1

Descripcin detallada del Circuito

Oscilador controlado por voltaje / FUENTE SEGUIDOREl VCO requiere dos o tres componentes externos por valor de R2 el rango de bloqueo del PLL se compensa por encima de operar. Estos son R1, R2, C1. La resistencia R1 y el condensador 0 Hz y la ganancia (Hz / Volt) no cambia. En general, C1 se seleccionan para determinar la frecuencia central de la Cuando se desea offset, deben ser elegidos R2 y C1 primero, VCO. R1 controla el rango de bloqueo. Como la resistencia de R1 y R1 entonces debe elegirse para obtener el centro adecuada disminuye la gama de fMIN a los aumentos Fmax. Por lo tanto la frecuencia.La ganancia del VCO aumenta. Como se cambia C1 el offset (si se usa) Internamente las resistencias establecieron una corriente en un espejo de corriente como de R2, y se cambia la frecuencia central. (Ver muestra tpica en la figura 1. Las unidades actuales espejadas un lado de las curvas de rendimiento) R2 se puede utilizar para establecer el compensados cuencia el condensador una vez que el condensador se carga hasta la fre- umbral con 0V en la entrada del VCO. Si R2 se omite el VCO antigua del disparador de Schmitt la lgica oscilador voltea el rango de capacitancia es de 0 Hz. Como R2 se disminuye la frecuencia de desplazamiento sobre Tor y hace que el espejo para cargar el lado opuesto se incrementa. El efecto de R2 se muestra en la informacin de diseo del condensador. La salida de la lgica interna es entonces mesa macin y curvas tpicas de rendimiento. Al aumentar tomada al pin 4.

VCO VCO SIN DESPLAZAMIENTO CON DESPLAZAMIENTO R2 = Comparador I Comparador II y IIIR2 R2 R2 R2 Teniendo en cuenta: f0 Utilice f0 con la curva titulado frecuencia central vs R1, Cpara determinar R1 y C1 Dadas: f0 y fL Calcular fMIN de la ecuacin fMIN fo - fL Uso fMIN con la curva titulado desplazamiento de frecuencia vs R2, C para determinar R2 y C1 Calcular fMAX / fMIN de la ecuacin fMAX / fMIN fo fL / fo - fL Uso fMAX / fMIN con la curva titulado fMAX / fMIN vs R2 / R1 para determinar la relacin R2 / R1obtener R1 Dado: fMAX Calcular f0 de la ecuacin fo fMAX / 2 Utilice f0 con la curva titulado frecuencia central vs R1, C para determinar R1 y C1 Dado: fMIN y fMAX Uso fMIN con la curva titulado frecuencia de desplazamiento vs R2,C para determinar R2 y C1 Calcular fMAX / fMIN Uso fMAX / fMIN con la curva titulado fMAX / fMIN vs R2 / R1 para determinar la relacin R2 / R1para obtener R1FIGURA 1.

Descripcin detallada del Circuito (Continuacin)

Figura 2. Diagrama de lgica de VCOLa entrada al VCO es una entrada muy alta CMOS de impedancia y por lo que no se carga hacia abajo el filtro de bucle, facilitando el diseo de filtros. Con el fin de hacer seales en la entrada VCO accesible sin degradar el rendimiento del bucle se proporciona un seguidor transistor fuente. Este transistor se puede utilizar mediante la conexin de una resistencia a tierra y su salida de drenaje seguir la seal de entrada VCO.Se proporciona una seal de inhibicin para permitir la desactivacin de la VCOy el seguidor de fuente. Esto es til si el VCO interno esno se utiliza. Un lgico alto en inhibicin desactiva el VCOy seguidor de fuente.La salida del VCO es una salida de CMOS de alta velocidad estndar con una cargabilidad de salida LSTTL equivalente de 10. La salida del VCO es aproximadamente una onda cuadrada. Esta salida o bien puede alimentar directamente la entrada del comparador de fase de los comparadores o alimentar preescaladores externos (contadores) para permitir la sntesis de frecuencia.

Comparadores de faseLos tres comparadores de fase comparten dos entradas de seal, en este lugar y Comparador In. La Seal En cuenta con una red especial de polarizacin de CC que permite el acoplamiento de CA de seales de entrada. Si las seales no son AC acoplados entonces esto requiere niveles lgicos de entrada el mismo como 74HC estndar. La entrada del comparador

es una entrada digital estndar. Ambas estructuras de entrada se muestran en la Figura 3.Las salidas de estos comparadores son esencialmente estndarSalidas de tensin 74HC. (Comparador II es de 3 ESTADO.)

Figura 3. Diagrama lgico para la Fase Comparador I y el circuito de entrada comn para todos los tres comparadores


FIGURA 4. Fase tpica Comparador I. Formas de ondaAs, en los niveles normales de operacin y VCC de voltaje de tierra se alimentan al filtro de bucle. Esto difiere de algunos detectores de fase que suministran una salida de corriente al filtro de bucle y esto debe ser considerado en el diseo. (El CD4046 tambin proporciona un voltaje.)La Figura 5 muestra las tablas de estado para todos los tres comparadores.

El comparador de fase IEste comparador es una puerta XOR sencilla similar a la74HC86, y su funcionamiento es similar al de un modulador equilibrado saturado. Para maximizar el rango de bloqueo las frecuencias de entrada deben tener un ciclo de trabajo del 50%. Formas de onda de entrada y salida tpicos se muestran en la Figura 4. La salida del detector de fase se alimenta el filtro con un promedio de la tensin OUTPUT bucle. La gama de frecuencias sobre la cual el PLL se bloquear sobre si inicialmente de bloqueo se define como el rango de captura. El rango de captura para el detector de fase I es dependiente del filtro de bucle empleado. El rango de captura puede ser tan grande como el rango de bloqueo que es igual al rango de frecuencia del VCO cuencia.Para ver cmo funciona el detector se refieren a la figura 4. Cuando dos entradas de onda cuadrada se aplican a esta comparacin, una forma de onda de salida cuyo ciclo de trabajo depende de la diferencia de fase entre las dos seales de resultados. Como la diferencia de fase aumenta los aumentos de ciclo de servicio de salida y la tensin despus de los filtros de bucle aumenta. Por lo tanto el fin de lograr bloqueo, cuando la frecuencia de entrada PLL aumenta la tensin de entrada VCO debe aumentar y la diferencia de fase entre la seal de comparacin en y en aumentar. En un igual fMIN frecuencia de entrada, la entrada del VCO est en 0V y esto requiere la salida del detector de fase para ser molido, por lo tanto las dos seales de entrada deben estar en fase. Cuando la entrada cuenciacuencia es fMAX entonces la entrada VCO debe ser VCC y las entradas de detector de fase deben ser 180 fuera de fase.El XOR es ms susceptible a bloqueo en armnicos de la seal de entrada que el detector de fase digital II. Esto puede ser visto por darse cuenta de que una seal de 2 veces el VCO cuencia resultados de fre- en el mismo ciclo de trabajo de salida como una seal igual la frecuencia del VCO. La diferencia es que la frecuencia de salida del ejemplo 2f es dos veces la del otro ejemplo. El filtro de bucle y el rango de VCO deben ser diseados para prevenir el bloqueo a armnicos.

FASE II COMPARADOREste detector es una red de memoria digital. Se compone de cuatro flip-flops y un poco de lgica, una compuerta de salida estado tres y salida de impulsos de fase como se muestra en la Figura 6. Este comparador acta slo en los bordes positivos de las seales de entrada y es por lo tanto independiente del ciclo de trabajo de la seal.El comparador de fase II opera de una manera tal como para forzar el PLL en la cerradura con 0 diferencia de fase entre la salida del VCO y los bordes de forma de onda de entrada de seal positiva. Ure Fi- 7 muestra algunas formas de onda tpicas de bucle. En primer lugar asume que la fase de entrada de seal est liderando la entrada del comparador. Esto significa que la frecuencia del VCO se debe aumentar para que su borde delantero en alineacin de fase correcta. As, la salida de fase II detector se establece alta. Esto har que el filtro de bucle para cargar la entrada VCO el aumento de la frecuencia del VCO. Una vez que se detecta el borde delantero de la entrada del comparador la salida va de 3 ESTADO sosteniendo la entrada del VCO a la tensin de filtro de bucle. Si la VCO an est el de seal, entonces el detector de fase volver a cobrar hasta la entrada del VCO para el tiempo entre los bordes de ataque de las dos formas de onda.

Descripcin detallada del Circuito (Continuacin)Fase diagramas de estado del comparador

FIGURA 5. Tablas Estado PLL


Figura 6. Diagrama lgico para la Fase II Comparador

FIGURA 7. Fase tpica Comparador II Formas de onda de salida

Descripcin detallada de Circuito (Continuacin) Si el VCO lleva la seal a continuacin, cuando el borde de ataque del VCO se ve la salida del comparador de fase pasa a BAJO. Esta descarga el filtro de bucle hasta que se detecta el borde de ataque de la seal de momento en el que la salida en s 3-STATE de nuevo. Esto tiene el efecto de disminuir el VCO para hacer de nuevo los flancos ascendentes de ambos coincidentes forma de onda.Cuando el PLL est fuera de bloqueo de la VCO va a correr ms lento o ms rpido que la entrada de seal. Si se est ejecutando ms lento el detector de fase ser ver flancos de subida de la seal ms y lo que la salida del comparador de fase ser alta la mayora de las veces, elevando la frecuencia del VCO. A la inversa, si el VCO est funcionando ms rpido que la seal de la salida del detector ser baja la mayor parte del tiempo y la frecuencia de salida del VCO put ser disminuido.Como se puede ver cuando el PLL se bloquea la salida del comparador de fase II ser casi siempre 3-ESTADO excepcin de correcciones menores en la vanguardia de las formas de onda. Cuando el detector es 3-STATE la salida de pulsos de fase es ALTA. Esta salida puede ser utilizada para determinar cuando el PLL est en la condicin bloqueada.Este detector tiene varias caractersticas interesantes. Durante todo el rango de frecuencia VCO no hay fase de la diferencia entre la entrada del comparador y la entrada de seal. El rango de bloqueo del PLL es el mismo que el rango de captura. Minimal potencia se consume en el filtro de bucle ya que en bloquear la salida del detector es una alta impedancia. Tambin cuando no hay seal presente el detector ver slo los bordes VCO principales, por lo que la salida del comparador se quedar BAJA forzando la VCO a la frecuencia de funcionamiento fMIN.

El comparador de fase II es ms susceptible al ruido haciendo que el bucle de bloqueo de fase para desbloquear. Si un impulso de ruido se ve en la entrada de seal, el comparador trata como otro flanco positivo de la seal y har que la salida sea alta hasta que se vea el borde de ataque VCO, potencialmente por un perodo de entrada de seal conjunto. Esto hara que el VCO para acelerar durante ese tiempo. Cuando se utiliza el comparador de fase I la salida del detector de fase que sera perturbada por slo la corta duracin del pico de ruido y me causan menos malestar.

El comparador de fase IIIEste comparador es un simple SR Flip-Flop que puede funcionar como un comparador de fase Figura 8. Tiene algunas caractersticas similares al comparador sensible borde. Para ver cmo este detector de obras asumen impulsos de entrada se aplican a las entradas de seal de comparacin y como se muestra en la Figura 9. Cuando la seal de entrada lleva la entrada del comparador se establece el flop. Esto cargar el filtro de bucle y hacer que el VCO para acelerar, con lo que el comparador en fase con la entrada de seal. Cuando se utilizan pulsos cortos como entrada este comparador comporta de manera muy similar a la del segundo comparador. Pero uno puede ver que si la entrada de seal es un pulso largo, la salida del comparador se ver obligado a uno, no importa cuntas comparador se reciben impulsos de entrada. Adems, si la entrada VCO es una onda cuadrada (como es) y la entrada de seal de pulso es entonces el VCO forzar la salida del comparador LOW gran parte del tiempo. Por lo tanto, es ideal para acondicionar la seal de entrada y comparador de pulsos cortos. Esto se hace ms fcilmente utilizando un condensador en serie.

Figura 8. Diagrama de Fase III Comparador Lgica

FIGURA 9. Las formas de onda tpicas para la Fase III Comparador

Pulgadas Dimensiones fsicas (milmetros) a menos que se indique lo contrario

16-Lead contorno pequeo circuito integrado (SOIC), JEDEC MS-012, 0.150 "NarrowNmero paquete M16A

Pulgadas Dimensiones fsicas (milmetros) a menos que se indique lo contrario (Continuacin)

16-Lead paquete Small Outline (SOP), EIAJ TIPO II, 5,3mm anchaNmero paquete M16D


16-Lead Thin Shrink Pequeo paquete Esquema (TSSOP), JEDEC MO-153, 4.4mm anchaNmero paquete MTC16


16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 "de anchoNmero paquete N16E

Fairchild no asume ninguna responsabilidad por el uso de cualquier circuito descrito, no hay licencias de patentes de circuito estn implcitas yFairchild se reserva el derecho en cualquier momento sin previo aviso para cambiar dicho circuitos y especificaciones.

VIDA POLTICA DE APOYO

PRODUCTOS de Fairchild NO Se autoriza el uso como componentes crticos en los dispositivos de soporte de vida o SISTEMAS sin la aprobacin expresa por escrito de EL PRESIDENTE DE FAIRCHILD SEMICONDUCTOR CORPORATION. Tal como se usa en el presente documento:1. Los dispositivos o sistemas de soporte de vida son dispositivos o sistemas que, (a) se destinen a implante quirrgico en el cuerpo, o (b) el apoyo o sostener la vida, y (c), cuyo incumplimiento cuando se utiliza correctamente, de acuerdo con las instrucciones para el uso previsto en el etiquetado, se puede rea- espera blemente a resultar en una lesin importante para el usuario.2. Un componente crtico en cualquier componente de un dispositivo de soporte de vida o sistema cuyo incumplimiento puede esperarse razonablemente causar la falla del dispositivo de soporte de vida o sistema, o para afectar su seguridad o efectividad.

www.fairchildsemi.com

m74hc4046

Documents