los_circuitos ppl en equipos de audio

7/18/2019 Los_circuitos Ppl en Equipos de Audio

http://slidepdf.com/reader/full/loscircuitos-ppl-en-equipos-de-audio 1/13

48 ELECTRONICA y servi cio No.39

Introducción

Los actuales equipos electrónicos de audio y vi-

deo cuentan con sistemas de sintonía cada vez

más pequeños, complejos y eficientes.Por definición, los s intonizadores son aque-

llos dispositivos que permiten aumentar o dis-

minuir la longitud de onda (frecuencia) propia

del aparato receptor, adaptándola a la longitud

de las ondas que intenta recibir. Por su parte,

s intonizar quiere decir “hacer que el aparato re-

ceptor vibre al unísono con el emisor”.

Seguramente, usted recuerda los antiguos sis-

temas de sintonía; aquellos que tenían una to-

rreta, y en los que con cada cambio de canal sehacía girar una serie de placas con pequeñas

bobinas; y en ocasiones capacitores, que gene-

raban la frecuencia adecuada para la sintonía

del canal. ¿Y recuerda también los radios en cuyo

sistema mecánico una polea se hacía girar para

ir variando la frecuencia y así sintonizar las di-

ferentes estaciones?

También recordará que dichos sistemas de

sintonía provocaban fallas diversas, no sólo elec-

trónicas; por ser mecánicos, su constante uso

LOS CIRCUITOS PLL EN

EQUIPOS DE AUDIO

LOS CIRCUITOS PLL EN

EQUIPOS DE AUDIO

Alb er to Fran co Sán chez

Tan to h an evo luc ionad o los c i r cu i tos

de sin t on ía de au di o y d e video, q u e

de sim ples sis tem as m ecán icos qu e

cam b iaban la f recuen c ia pa ra

sin ton iza r estac ion es o can a les de TV, se han t ran sfo rm ado en lo s

m od ern os sis tem as de sin ton ía

d ig i ta l basada en lazos de am ar r e

por fase ( los l lam ados PLL) . En este

ar tícul o a n al izar em os el

f unc i onam ien to de l PLL LC72131

u t i l i zado com únm en te en equ i pos

A iwa .



49ELECTRONICA y servi cio No.39

los iba desgastando hasta que empezaban a ge-

nerar mala sintonía. En los televisores de torre-

ta, por ejemplo, era muy común que no sintoni-

zaran correctamente los canales; esto se debía

a que estaban sucias las terminales de conexión

en el selector de canales.

Mas con el avance tecnológico logrado en

años recientes, se desarrollaron circuitos elec-trónicos en los que, gracias a nuevas configura-

ciones de funcionamiento, las partes mecánicas

e incluso las analógicas han sido sustituidas por

partes digitales.

Actualmente existen sistemas de sintonía

apoyados en PLL (lazos de amarre por fase), que

ofrecen las ventajas propias de los sistemas di-

gitales. Los modulares, auto-estéreos y otros

equipos reproductores de sonido, no sólo alma-

cenan en memoria las estaciones preferidas porel usuario; previa activación de una función es-

pecial, también son capaces de seleccionar en-

tre estaciones que transmiten música o progra-

mas similares; o bien, a partir de cierta estación

que se haya querido sintonizar y que por alguna

razón no sea bien captada, pueden buscar entre

las siguientes hasta ubicarse en la que mejor se

escuche.

Para ejemplificar mejor ésta y otras particu-

laridades de los modernos sistemas de sintonía,enseguida veremos un caso específico.

Sistemas de sintonía basados en PLL enequipos de audio

Nuestras explicaciones se basan en el modular

Aiwa NSX-S33, que utiliza el PLL LC72131D.

Descr i pción general

Los circuitos PLL son ampliamente utilizados enelectrónica, tanto en equipos de comunicación

celular como en telefonía normal; también en

fuentes de alimentación, en sintonía de señal de

televisión y, como lo veremos enseguida, en sis-

temas de sintonía de audio.

Pero describamos primero los sistemas de

recepción en general.

Un sintonizador se encuentra en cualquier

aparato capaz de recibir una señal (radio, tele-

visor, etc.), y consiste en un amplificador de RF,

un oscilador local, un mezclador y un filtro pasa-banda (figura 1).

En un sistema de sintonía manual, para cam-

biar la frecuencia recibida por el sintonizador es

necesario que la frecuencia del oscilador local

cambie en la forma que se indica en la figura 2.

En este caso, sólo hay que girar la perilla y

mover las partes mecánicas de un capacitor y/ o

una bobina; por fortuna, se crearon métodos para

automatizar el proceso de sintonía. Y es así como

surgen los diodos varactor o varactores, tambiéndenominados varicaps o simplemente VVC (ca-

AMP.

RF

MIXER OSCILADOR

FILTRO

PASA BANDA A I.F.

ANTENA

Diagrama a

bloques básico

de un

sintonizador

MIXER

B+

Oscilador manual del sintonizador

Figura 1

Figura 2




pacidad variable por voltaje). Estos diodos per-

mitieron diseñar un método electrónico para

cambiar la frecuencia del oscilador.

Los varactores son semiconductores (o sea,

condensadores variables dependientes del vol-

taje) que operan de acuerdo con polarización

inversa aplicada, y se utilizan para la sintonía

de estaciones de AM.En la figura 3 se muestra el circuito equiva-

lente para este diodo y sus símbolos más utili-

zados.

Como ya mencionamos, la capacitancia de un

diodo varactor cambia en función del voltaje que

se le aplica en sentido inverso. Este diodo puede

utilizarse en el circuito de retroalimentación de

un oscilador, para cambiar la frecuencia de re-

sonancia del circuito propiamente dicho. A este

tipo de circuitos de oscilación se les conoce con

el nombre de VCO (oscilador controlado por vol-

taje).Este mismo principio se utiliza por ejemplo

en las fuentes conmutadas que, para estabilizar

el voltaje de salida, utilizan el PWM (modulación

por ancho de pulso) en una etapa de retroali-

mentación.

Cuando un VCO se utiliza en un sintoniza-

dor, el voltaje de control aplicado a su diodo

varactor debe controlarse de manera exacta; de

lo contrario se saldrá de frecuencia y, obviamen-

te, no podrá sintonizar (figura 4).

El circuito que con mayor frecuencia se em-

plea para controlar la frecuencia del VCO, es un

PLL. Son las siglas de Phase Locked Loo p , que,

como ya señalamos, significa lazo de am arre por fase y se refiere propiamente a un circuito de

sincronización de fase.

El PLL por dentro

En general, la parte central del PLL es un detec-

tor de fase (figura 5). Dos señales separadas se

envían al CFV (convertidor de frecuencia a vol-

taje) y alimentan a un comparador.

Este último dispositivo actúa de la siguiente

manera: siempre que las frecuencias de las se-

ñales sean iguales, no cambiará la salida del

voltaje de los convertidores; y así, la salida del

comparador será prácticamente cero; y cuando

las frecuencias de las señales sean distintas, los

voltajes de los convertidores se modificarán; y

como resultado, la salida del comparador gene-

rará un nivel alto o bajo dependiendo de cuál de

(0.1 - 12 ) R ≥ 1M (1-SmH)

R L

C =f(V )r

s s

r

r

A

B

B+

MIXER

Voltaje

de

control

(DC)

Oscilador con diodos varactor

CFV

SALIDA

CFV

+

-

Detector de fase

Entrada 1

Entrada 2

Figura 3

Figura 4

Figura 5




las dos señales sea la de mayor frecuencia. Re-cuerde que a mayor frecuencia, el CFV entrega

mayor voltaje.

En otra etapa del PLL, una salida del detector

de fase se acopla a un oscilador de referencia

(que normalmente es un cristal oscilador). La

otra entrada se utiliza para monitorear la salida

del VCO, misma que se acopla a un diodo

varactor en el propio VCO (figura 6).

El funcionamiento es el siguiente: si la fre-

cuencia del VCO es más baja que la frecuenciadel oscilador de referencia, la salida del detec-

tor de fase será ALTO y, en consecuencia, la fre-

cuencia del VCO aumentará; y si la frecuencia

del VCO es más alta que la del oscilador de refe-

rencia, la salida del detector de fase será BAJO y,

en este caso, disminuirá la frecuencia del VCO.

Estas acciones se ejecutarán una y otra vez,

en tanto no haya una igualdad de frecuencias.

Cuando esto ocurre, la salida del detector de fase

es mínima y entonces la frecuencia no cambia.Aunque el circuito que acabamos de descri-

bir trabaja con una sola frecuencia, cabe seña-

lar que un sintonizador trabaja con muchas fre-

cuencias. Veamos qué sucede en tales

circunstancias.

Característ i cas del PLL

Al igual que cualquier otro sistema digital, el PLL

puede adaptarse a todas las situaciones posibles

gracias a su tecnología.

Los PLL son dispositivos que trabajan con

varias frecuencias, tal como lo hacían los siste-

mas mecánicos antiguos. En la figura 7 se mues-

tra la configuración de un PLL de frecuencia

múltiple. Este módulo tiene tres entradas de con-

trol, las cuales permiten tomar como referencia

para la sintonía las frecuencias que se desee.

Otro de los aspectos importantes de este cir-cuito, es que el oscilador de referencia maneja

una frecuencia muy alta (1MHz); y con la divi-

sión de frecuencias, será posible lograr la

sintonía deseada. El problema de esto, es que

siempre se requiere que la frecuencia del oscila-

dor local sea mayor que la frecuencia que se

desea sintonizar. Además, los adelantos actua-

les y el amplio espectro de frecuencias utilizado

para las comunicaciones, hacen que resulte poco

práctico. Por eso se ha optado por utilizar otrobloque adicional: el prescaler (pre-escalera), que

se utiliza para dividir la salida del oscilador lo-

cal hacia una frecuencia más baja, antes de en-

viarla al detector de fase. Con esto se logra que

el oscilador trabaje en un nivel de frecuencia más

bajo (Figura 8).

En un sintonizador de TV, el prescaler tiene

entradas de selección de banda que finalmente

permiten cambiar entre VHF bajo y VHF alto o

UHF.

L P F

V C O

Detector

de fase

Salida

Oscilador

local

LPF: Filtro pasa bajos

Limpia cualquier ruido presente en la salida

del detector de fase

PLL de frecuencia múltiple

Oscilador

de referencia

Oscilador

de referenciaVCO

Divisor

programable

Data

Clock

Latch

Salida

÷ 2 500 kHz

÷ 5 200 kHz

•

•

Figura 6

Figura 7




PLL del modular Aiwa NSX-S33

Este equipo modular y otros aparatos de la mar-

ca Aiwa, emplean el PLL LC72131D. Este circui-

to integrado es fabricado por Sanyo, que lo des-

cribe como un PLL sintetizador de frecuencias

propio para sintonizadores de equipos de

radiocasete.

Veamos algunas de las funciones de este PLL:

• Alta velocidad en los divisores programables.

La frecuencia de entrada para FM (FMIN) y AM

(AMIN) va de 10 a 160 MHz y de 2 a 40 MHz,

respectivamente, con una división directa de

entre 0.5 y 10 MHz.

• Contador de frecuencia intermedia (IF). IFIN:

0.4 a 12 MHz (contador de IF de AM/ FM).

• Frecuencias de referencia. A elegir entre 12 fre-

cuencias, para cristales de 4.5 ó 7.2 MHz; éstasson: 1, 3, 5, 9, 10, 3.125, 6.25, 12.5, 15, 25, 50 y

100 KHz.

• Comparador de fase. Abre circuito de detec-

ción y bloquea el circuito de borrado.

• Puertos de I/ O (entrada/ salida). Cuatro puer-

tos de salida dedicados y dos puertos de entra-

da/ salida.

Tales son las pr inci pales característ icas

operativas de este CI, que puede encontrarse en

diversos tipos de encapsulados. Los modulares

Aiwa NSX-S33 y NSX-K980, entre otros, utilizan

el LC72131D.

Las dos primeras letras, LC, indican que es

un diseño CMOS de Sanyo. El número 72131 in-

dica el dispositivo en cuestión: un PLL

sintetizador de frecuencias. Por último, la letra

D indica el tipo de empaque en que viene; eneste caso es un empaque tipo DIP de plástico,

pero también puede encontrarse en un empa-

Prescaler para un PLL de

frecuencias altas

Oscilador

local

Detector

de fase

Prescaler

÷

VCO

Divisor programable

Data

ClockLatch

DataClock

Latch

Salida

(LC72131)

22

21

20

19

18

17

16

15

14

13

12

1

2

3

4

5

6

7

8

9

10

11

S

S

XOUT

Vss

AOUT

AIN

PD

VDD

FMIN

AMIN

NC

I02

IFIN

S

S

S

XIN

NC

CE

DI

CL

DO

B01

B02

B03

B04

I01

Asignación de pines para el LC72131

fabricado por Sanyo

Pin Assignments

Top view

Figura 8

Figura 9




que tipo M (que es M ini Flatpack o montaje de

superficie, en el que varía la asignación de ter-

minales, incluso el tipo M, pues para este circui-

to tiene 20 en vez de 22 de ellas).

En la figura 9 se muestra la asignación de ter-

minales para este circuito, y en la tabla 1 se des-

criben las mismas.

En la figura 10 se muestra el diagrama a blo-ques del circuito interno del LC72131D. Se apre-

cian elementos antes descritos, tales como el

detector de fase, el divisor de referencia

(prescaler ), el divisor programable, etc.

Funcionam ient o general del LC72131D

Para hacer este análisis, nos basaremos en el

detector de fase que se aloja en este CI y que es

la referencia para el funcionamiento del PLL.

En el diagrama a bloques interno (figura 10),podemos observar las dos entradas para el de-

tector de fase:

• La primera, que proviene del oscilador de cris-

tal, puede ser de 4.5 ó 7.2 MHz. Para el modu-

lar Aiwa NXS-S33, es de 4.5 MHz.

• La segunda se conecta directamente a un divi-

sor programable de 12 bits, cuyos datos pro-

vienen de las entradas FMIN y AMIN (que son

las entradas que contienen los datos de las se-

ñales de FM y AM, respectivamente).

Este divisor programable funciona de acuerdo

con los datos de control que le envía el bloque

del registro de corrimiento (data shif t register ), el

cual almacena los datos recibidos desde el con-

trolador.

Las terminales AIN y AOUT son de un tran-

sistor que funciona como amplificador y LPF (fil-

tro pasa-bajos) activo.

El funcionamiento de este circuito depende

de los datos que provienen del microcontrola-

dor por medio de la terminal 4 (DI). Y los datos

seriales, como usted su nombre lo indica, se ad-

quieren en una serie de bits recibidos uno a uno

y que se pueden separar de acuerdo con la lon-gitud de la palabra definida. Observe la figura

11.

Existen dos métodos para la entrada/ salida

de datos, que con base en los bits de direccio-

nes (los primeros 8 de la figura 12A) determi-

nan, entre otras cosas, la forma en que se deben

interpretar los siguientes 24 bits de la palabra.

Dichos bits son:

XIN

XOUT

FMIN 1/2 X

AMIN

CE

DI

CL

DO

VDO

VSS

POWER

ON

RESET

SWALLOW COUNTER

1/16. 1/17 4 BITS

12 BITS PROGRAMMABLE

DIVIDER

PHARSE DETECTOR

CHARGE PUMP

UNLOCK

DETECTOR

UNIVERSAL

COUNTER

I02I01B01 B02 B03 B04

PD

AIN

AOUT

IFINDATA SHIFT REGISTER

LATCH

CCB

I/F

REFERENCE

DIVIDER

Figura 10




.oNniP opiT senoicnuF

1

2 CSOlatX

)zHM2.7/5.4(r odanoser latsir clednóixenoC

61ledadar tnE

lacolr odalicso

SVDtibleselair essotadedadar tnealneodnaucanoiccelesesNIMF•

1aenopes

zHM061y01er tneedseadar tneatsear apsaicneucer f edognar lE•esaL• ñ r opr osividonr etnir elacser pnuedsevar taeyulf adar tneedla

r odatnoclear apadar tneseysod

la,ogr abmeniS.53556y272er tneedognar nuneatser osividlE•

r olavlesecevsodselaer r olavle,r elacser pler opr asapedotnemom

.odicelbatse

51 r odalicsO

lacol

esSVDtibleeir essotadedadar tnealneodnaucanoiccelesesNIM A•

.0aenop

:1aenopesSNStible,eir essotadedadar tnealaodnauC

.zHM04a2seadar tneedaicneucer f edognar lE•

esaL• ñ r odatnocledadar tnealaetnematcer idar tnela

edeupeseuqolr op,53556a272ognar leneatser osividlE•

odicelbatser olavler asu

:0aenopesSNStible,eir essotadedadar tnealaodnauC

.zHM01a5.0seadar tneedaicneucer f edognar lE•

esal ñ stib21edelbamar gor pr osividnuaar tnela

3 icatilibaH ón

pihcled

r dnetnipetsE á lodatsenu ó odneilasoodnar tnenetseodnaucOTL Aocig

eir essotad

5 joleR icazinor cnisalar apodadilitU ó setneilasosetnar tnesotadsolnoc joler ledn

.eir esadar tnealne

4 tupniataD ledr odalor tnocleedsedner eif snar teseuqsotadedlair esadar tnE

13127CL

6 tuptuoataD leedsedr odalor tnoclanetimsnar teseuqselair essotadedadilaS

13127CL

71 edetneuF

nóicatnemila icatnemilaede jatlovlE ó V5.5y5.4er tneedseICetsear apn

12 ar r eiT 13127CLledar r eiT

7

edotr euP

adilas

sodacidedadilasedseniP

8 ed')4OB(a')1OB(stibsolr opsodanimr etednossadilassaledodatselE

eir essotadsol

9 anueneiteuqay,10BniPleasuesodnaucodadiucr enetebedeS

.)40B-20B(subledsadilassaledotser leeuqatlasamaicnadepmi

01 .euqnar r aedteser ledséupsedsotr eibanadeuqsotr eupsolsodT

O/Iotr euP

O/IosuelbodedsniP

11

2COIe1COIstibsolr opadanimr etedatse)adilasoadar tne(noiccer idaL

yadar tneedseotr euple0seotadleodnauC.selair essotadsolne

.adilasedseotr euple1seodnauc

31 cif icepseodnauC ó aledodatselE:adar tnealedsotr eupomocosulear ap

.0Dnipledsevar tar odalor tnoclaetimsnar tesadar tneedlanimr et

esaledséupsednazilaiciniesselanimr etsatsE ñ ler ednecnelateser edla

.opiuqe

81

edadilaS

sotad

sodasecor p

LLPledsodasecor psotadedadilaS

91 r otsisnar T

r odacif ilpma

FPL

sa jabasapor tlif leavitcaLLPleneodasuSOMr otsisnar tledNlanaclE

02

21 FIr odatnoC.zHM21a4.0aicneucer f edognar leneadar tneanuatpec A•

esaL ñ .FIedr odatnoclaetnematcer idetimsnar tesadar tneedla

S

S

S

A02596

A02599

A02599

A02600

A02600

A02600

A02601

S

Tabla 1




• P0 a P15: Datos utilizados para el divisor

programable, entre los que se incluyen los bits

de control que establecen la selección entre

AM y FM y el rango en que se encuentra la

frecuencia seleccionada (DVS, SNS).

• Bit 19 (CTE): Es el dato de control para el con-

tador de IF. Si CTE = 1, se inicia la cuenta. Si

CTE = 0, el contador se restablece (reset).

• De los últimos 5 bits, cuatro son para la refe-

rencia de frecuencias (100 KHz, 50 KHz, 6.25KHz, etc.). Y el quinto, el bit número 20, es

para que el circuito sepa qué cristal estamos

utilizando; si XS = 0, se tiene el cristal de 4.5

MHz; y para el cristal de 7.2 MHz, el valor de

XS = 1.

En la figura 11B se presenta la estructura para

los datos de salida. Esto es como sigue: el fun-

cionamiento de los cuatro primeros datos es si-

milar al de las entradas. De hecho, complemen-tan las posibles selecciones para el formato CCB

de Sanyo. Los siguientes dos datos controlan el

funcionamiento de los puertos de entrada/ sali-

da I01e I02.

UL, bit 4 “abre” o “cierra” el PLL para los da-

tos serie. Si UL es 0, el PLL puede leer o transmi-

tir datos. Si UL es 1, el PLL estará “cerrado” o en

modo inactivo.

En la figura 12A se muestra el recorrido que

la información hace a través del divisor

programable, hasta llegar al comparador de fase.

Y en la 12B, se muestra la forma en que es pro-

cesada la información de IF.

Finalmente, las terminales B01 a B04 son el

puerto dedicado de salida. Estos puertos van co-

nectados tanto al microcontrolador como a otros

circuitos; por ejemplo, al IC770 (L1837, decodi-

ficador). La terminal 8 del PLL se conecta a la

terminal 15 del decodificador. Y en el decodifi-

cador, esta terminal sirve como elemento detec-tor que controla un LPF.

Cuando se registra una corriente superior a

54mA, el sistema cambia a modo monoaural en

sintonías que deberían ser estéreo. Esto se debe

a que no está sintonizado adecuadamente, a

causa, por lo general, de una señal débil.

La terminal 9 del PLL (LC72131) se conecta a

un transistor de switcheo (Q806), que es para la

selección de banda (AM/ FM).

El cristal está conectado a las terminales 1 y22 del PLL y es de 4.5 MHz. Y por disposición del

fabricante, su configuración incluye dos capaci-

tores de 15pF.

Localización de fallas

En la tabla 2 se presentan los rangos máximos

absolutos de operación. Con ellos, es posible

obtener un parámetro confiable para cuando se

estén haciendo las mediciones.

0 0 0 0 01 1

Address

DI

First data out

I 1 U L

C 1 9

C 1 8

C 1 7

C 1 6

C 1 5 I 2

C 1 4

C 1 3

C 1 2

C 1 0 C 9 C 8 C 7 C 6 C 5 C 4 C 3 C 2 C 1 C 0

( 1 ) I N

- P O R T

( 2 ) U N L O C K

( 3 ) I F - C T R

1

DO C 1 1

: MUST BE ZERO

0 0 0 0 0 01 1

Address

DI

First data in1

P 1 P 2 P 3 P 4 P 5 P 6 P 7 P 8

P 0

P 9

P 1 0

P 1 1

P 1 2

P 1 3

P 1 4

P 1 5

S N S

D V S

C T E X S R 0 R 1 R 2 R 3

( 2 ) R - C T R

( 3 ) I F - C T R

( 1 ) P - C T R

A Estructura (formato) de los datos que

ingresan al dispositivo

B El formato de salida

Figura 11




Estos valores, como ya mencio-

namos, son máximos absolutos; o

sea que para garantizar el correcto

funcionamiento del dispositivo, éste

no tiene que salirse del rango.

En la tabla 3 se presentan los ran-

gos de operación deseables, tam-

bién propuestos por el fabricante.Estos datos son útiles para cuando

se hacen mediciones en busca de al-

guna falla; incluso, algunos son va-

lores de frecuencia que deben lle-

gar al PLL.

Procedimi ent o a segui r

Existen procedimientos que, apoya-

dos en la información anterior, nos

permitirán detectar cualquier tipo defalla en esta sección.

En los casos que se plantearon

al inicio de este artículo, acerca de

los PLL simples, sería fácil detectar

cualquier problema. Tenga en cuen-

ta que estos dispositivos sólo cuen-

tan con algunas terminales impor-

tantes para monitorear la señal.

Pero como realmente no son tan simples, hare-

mos algunas recomendaciones basadas en elfuncionamiento que se ha descrito.

1. Si el oscilador de referencia no funciona ade-cuadamente, tendremos un punto de prueba:

Absolute Maximum Ratings at Ta = 25°C, VSS = 0 V

Parameter Symbol Pins Ratings Unit

Supply voltage VDD max V DD –0.3 to +7.0 V

VIN1 max CE, CL, DI, AIN –0.3 to +7.0 V

Maximum input voltage VIN2 max XIN, FMIN, AMIN, IFIN –0.3 to V DD + 0.3 V

VIN3 max IO1, IO2 –0.3 to +15 VVO1 max DO –0.3 to +7.0 V

Maximum output voltage VO2 max XOUT, PD –0.3 to V DD + 0.3 V

VO3 max BO1 to BO4, IO1, IO2, AOUT –0.3 to +15 V

IO1 max BO1 0 to 3.0 mA

Maximum output current IO2 max AOUT, DO 0 to 6.0 mA

IO3 max BO2 to BO4, IO1, IO2 0 to 10.0 mA

Allowable power dissipation Pd max Ta £ 85°CLC72131: DIP22S 350

mWLC72131M: MFP20 180

Operating temperature Topr –40 to +85 °C

Storage temperature Tstg –55 to +125 °C

Tabla 2

PD 0 E

FVCO/N

FREF

FVCO - FREF X N

12 Bits

Programmabledivider

4 Bits

Swallowcounter

1/2FMIN(A)

AMIN

DVS SNS

(C)

IFIN

4/B/32/64MS

(GT)

(FC)

DO PIN(C)

LSB

0 TO 3 4 TO 7 8 TO 11 12 TO 15 16 TO 19

MSB

IF Counter (20-bit binary counter)

CTE

C = FC X GTGT0 GT1

A Estructura del divisor programable

B Estructura del contador IF

Figura 12




TP2. En éste, usted puede verificar la señal de

salida del detector de fase (figura 13).

2. Si comprueba que en realidad no hay señal,proceda de la siguiente manera:

a) Desconecte la línea de control del varactor.

En el circuito LC72131, esta línea se origi-

na en la terminal 18 (PD), que es precisa-

mente la salida del detector de fase que se

encuentra dentro del CI y llega a R962 (fi-

gura 13). Puede desconectar en el nodo for-

mado por la resistencia y la línea que llega

del PLL.

Allowable Operating Ranges at Ta = –40 to +85°C, VSS = 0 V

Note: * Recommended crystal oscillator CI values:

CI ≤ 120 (For a 4.5 MHz crystal)

CI ≤ 70 (For a 7.2 MHz crystal)

<Sample Oscillator Circuit>

Crystal oscillator: HC-49/U (manufactured by Kinseki, Ltd.), CL = 12 pF

C1 = C2 = 15 pF

The circuit constants for the crystal oscillator circuit depend on the crystal used,

the printed circuit board pattern, and other items. Therefore we recommend consulting

with the manufacturer of the crystal for evaluation and reliability.

Parameter Symbol Pins Conditions min typ max U nit

Supply voltage VDD VDD 4.5 5.5 V

Input high-level voltageVIH1 CE, CL, DI 0.7 V DD 6.5 V

VIH2 I O1, IO2 0.7 V DD 13 V

Input low-level voltage VIL CE, CL, DI, IO1, IO 2 0.3 V DD V

VO1 D O 6.5 V

Output voltageVO2

BO1 to BO4, IO1, IO2,13 V

AOUT

f IN1 X IN VIN1 8 MHz

f IN2 F MIN VIN1 10 160 MHz

Input frequency f IN3 AMIN VIN3, SNS = 1 2 40 MHz

f IN4 AMIN VIN4, SNS = 0 0.5 10 MHz

f IN5 IFIN VIN5 0.4 12 MHz

VIN1 X IN f IN1 400 1500 mVrms

VIN2-1 FMIN f = 10 to 130 MHz 40 1500 mVrmsVIN2-2 FMIN f = 130 to 160 MHz 70 1500 mVrms

Input amplitude VIN3 AMIN f IN3, SNS = 1 40 1500 mVrms

VIN4 AMIN f IN4, SNS = 0 40 1500 mVrms

VIN5-1 IFIN f IN5, IFS = 1 40 1500 mVrms

VIN5-2 IFIN f IN6, IFS = 0 70 1500 mVrms

Supported crystals Xtal XIN, XOUT * 4.0 8.0 MHz

0

0

0

1

LC72131/M

XIN

XOUT

C2

C1

Tabla 3

b) Con una fuente regulada, aplique un volta-

je de control a la resistencia para que lle-

gue al varactor.c) Mientras observa la salida del oscilador lo-

cal a través de la pantalla de un oscilosco-

pio o de un frecuencímetro, vaya aumen-

tando el voltaje de la fuente. De esta

manera, la frecuencia del oscilador local

deberá aumentar. Y si disminuye el valor

de voltaje, la frecuencia tenderá a dismi-

nuir.

Si la fuente de alimentación varía con la

suficiente precisión, deberán escucharse




algunas estaciones que se logren sintoni-

zar.

Si el sintonizador está funcionando, signi-

fica que la falla se localiza en los compo-

nentes asociados al PLL o en este mismo.

d) Si el oscilador no trabaja en lo absoluto,

verifique los componentes individuales.

e) Si la frecuencia no cambia, revise (y en sucaso reemplace) el circuito que contiene

al diodo varactor.

f) Si estos componentes se encuentran en bue-

nas condiciones y las entradas del PLL exis-

ten, será necesario reemplazar el PLL.

Otras aplicaciones

Como usted sabe, cada fabricante de equipos

electrónicos diseña y decide que componentesutilizar para cada aplicación. Así que en el mer-

cado podemos encontrar muchas configuracio-

nes para un mismo fin; por ejemplo, para la

sintonía.

Generalmente, el producto determina el tipo

de componentes a utilizar. Si por ejemplo se pre-

tende crear un producto de bajo costo, deberán

emplearse circuitos no tan complejos y que rea-

licen las funciones esenciales. Si el precio no

importa tanto, se puede utilizar lo más avanza-do de la tecnología (dispositivos de gran escala

de integración) con el fin de que el producto fi-

nal tenga todas las funciones necesarias en el

menor espacio posible.

Por ejemplo, en varios modelos de equipos

de audio Toshiba se emplea un microcontrola-

dor que aloja a un PLL y a otros componentes

digitales (tales como la memoria RAM, la ALU,

los registros y hasta una ROM). O sea, se trata

de todo un sistema digital.La ROM interna es un claro ejemplo de que

se crean componentes específicos para cada

configuración de equipos. Este microcontrola-

dor no puede ser utilizado en otro sistema, por-

que el programa que contiene define la aplica-

ción del sistema en que se aloja.

El diagrama a bloques de este dispositivo se

muestra en la figura 14. Observe que la configu-

ración del PLL interno del microcontrolador es

muy similar a la del LC72131.

R82518K

ADJFM-IN

IC770 LA1837

DECORDER

R7 6 0

2 7 0

C 7 5 8 5 P

C F A Z H-4 5 0

( T OK )

L 7 7 2

F M

I F

A MP

Q 8 0 5

C 8 2 2

0 . 0 1

C F 8 0 2

S F F 1 0 .

MA 5 7

R824330

Q805

25C2714 (0)

R8231K

C8210.01

R640560

R 8 2 8

1 0 0

B A ND

S W

T3

C 8 1 2

0 . 0 1

T7

R839150

T P 2

V T

A M

C8140.01

IF

OUT

GND

OSCOUT

VT

OTHER:0FM:7.5

+B

GND

NC(GND)

ANT

F F E 8 0 1

P A C K

7 Z A -2 F E UNM

J 8 0 1

A NT E NNA

F M

A M

F M7

5

A M

L O OP

R82210K

CB290.1

RB2010K

C 8 2 8

0 .1

L 9 8 1 ( 1 / 3 )

P A C K

4 N ( T OK )

R 8 3 6 I K

L 9 8 1 ( 2 / 3 )

P A C K

4 N ( T OK )

L 9 8 1 ( 3 / 3 )

P A C K

4 N ( T OK )

T 1 0

RE GA M

L O C

9 5 9

0 .1

R 9 6 3

3 3

A MRF

S - C URV E

C961 8P

R945 100K

C9600.1

R 9 6 2

2 2 0 -1 / B W

9 8 7

1 1

5

R832

39C

C 8 2 3

0 . 0 1

R 8 2 7

1 8 0

C F 8 0 1

S F E 1 0 .7

MA 5

R826

10K

T1

Q 8 0 6

RT 1 P 1 4 4 C

F M

F R ONT E ND

1 4

3 0 1

1 2 3

1

2

3

4

5

6

7

8

1 2 3

1 3

1 2 4

1 0

1 5 6

R 8 2 1

1 0 0

L B

3 2

2 .2 UH

C B 2 0

4 .

7 / 5 0

Figura 13




INH

K3

LFF

HF

HF

(LF)FM

P3-2/A-D IN

JUDGE

D01

D02

4

T

T

LA.

LA.

SELECT

LA.

LCD SEGMENT LA.

LCD DRIVER

LA.

LA.

CA.

STACK REG.

1010

4

4

6

UNLOCK

F/F

2HZ 10HZ

2HZ F/F

MPX

100HZ 50 HZ

TEST GND

CPU TIMING GENE

REFERENCE DIVIDER

4 BIT SWALLOW

COUNTERF/F

PLL 1/O PORTS

SYSTEM RESET

LA.

POWER ON RESET

X'TAL

OSC

VDD2 GND

INT

VDD1

XT

XT

GND

AMIN

INFM

INFM IF /IN2

AM IF /IN1 IN

K0

K1

K2

COMPARATOR

A-D CONV.

FM

FM

14 BIT IF

COUNTER

IF CONTROLREF

P3-1/DC-REF

S H I F T R E G . R

S / O C

O N T .

3 REF

SIG10

8

1 1

15 16/

TR

BUFFER

PHASE

COMPARATOR10 BIT PROGRAMABLE

COUNTER 1 / 2

LA.

TR

BUFFER

DIVIDER

LA.

LA.

ALU

R/W BUF

INSTRUCTION

DEC.

G-REG

3

4

4

2

44

4

4

DATA BUS

CODE BUS

D A T A R E G (

1 6 B I T )

16

COLUMN

ROW

RAM

(4 X 128 WORD)

4 4ROM

(16 X 1024 STEP)

ADDR. DEC.

COM1 S 1 2 3 4 5 6 7 8 9 10

50 Hz

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

P2-4/STB

P2-3/CK

P2-2/SO

P2-1/S1

T

TT

T

T

65

4

3

210

MUTE100 Hz

10

6

10

PROG. COUNTER

IC

C

B

Figura 14



60 ELECTRONICA y servi cio No 39

Pero no sólo se tienen sistemas de sintoníaen modulares, pues también para los auto-

estéreos hay sistemas especiales. Tal es el caso

del CI TB2118F, que es un PLL de alta velocidad

para DTS (Digital Tun ing Systems o sistemas de

sintonía digital). Este circuito se fabrica con tec-

nología de montaje superficial. El diagrama a blo-

ques de este circuito se muestra en la figura 15.

Conclusiones y recomendaciones

Como mencionamos al principio de este artícu-

lo, los PLL son circuitos de múltiples aplicacio-

nes que pueden encontrarse en sistemas de te-

lefonía (trabajando como generadores de tono)

o desempeñando funciones relacionadas con la

modulación o demodulación de frecuencias, el

acondicionamiento de señales, la sincronización

de señales de reloj y el control de velocidad de

motores.

BUFF

ON/OFF

REFERENCE COUNTER

REF PHASE

COMPARATOR

4 - BIT

SWALLOW COUNTER

12 - BITPROGRAMMABLE COUNTER

SERIAL

INTERFACE

REGISTER 1

REGISTER 222 - BIT

OSC

X0

X1

FMVCO

AMVCO

IFC

CE

DIN

DOUT

CK

4

3

24

1

2

7 8 9 10 11 12

SR 1/0-1 1/0-2 OUT-1 OUT-2

40 BIT SHIFT REGISTER

20 - BIT BINARY COUNTER

VDD2

VDD2

VDD

VDD

SIG

CONSTANT

POWER SUPPLY

VOLTAGE

15 AMP

16 AMP

13 AMP

I/0 PORT

SWITCH

18FM CP

19VT

22 +

I

REG-

+

20

AM CP

VT

PRESCALERX

OSC CIRCUIT

6

X

-

+

SWITCH

14 17 21 23

5

Diagrama a bloques de un PLL para DTS de montaje superficial utilizado principalmente en autoestéreos.

Figura 15

En una palabra, es un circuito muy versátil y

por eso se utiliza en muchos equipos de diversa

índole. Pero en cualquiera en que se encuentre,

siempre tendrá el mismo principio de funciona-

miento.

Y como lo prometido es deuda, aquí les indi-

camos las ligas de las páginas web de los princi-

pales fabricantes de semiconductores:

• http:/ / www.sanyo.com. Página corporativa.

Busque la liga de Semiconductores, para lle-

gar a las hojas técnicas de los componentes.

• http:/ / www.questlink.com. Página que nos

ayuda a buscar componentes en la red. Pero

hay que registrarse en este servicio, que es gra-

tuito y le guiará hasta acceder a las hojas téc-

nicas de una infinidad de circuitos integrados

y componentes.

Y si tiene dudas o comentarios relacionados con

el presente artículo, dirí jase a:

[email protected]

los_circuitos ppl en equipos de audio

Documents