introducción a la fabricación de circuitos integrados

1Pablo Alvarado

Introducción a la Fabricación de Circuitos Integrados

Introducción a la fabricación de Introducción a la fabricación de Circuitos IntegradosCircuitos Integrados

Cartago, Costa Rica Octubre, 2006

Dr. Pablo Alvarado

Escuela de Ingeniería ElectrónicaInstituto Tecnológico de Costa RicaLaboratorio de Elementos Activos

Adaptado de:Moreira, Paulo “Introduction to VLSI digital design” CERN, Suiza, 2005

2Pablo Alvarado


ContenidoContenido

Historia

Proceso de Fabricación

Magic

IETIX

Resumen

3Pablo Alvarado


1883 Thomas Edison (“Efecto Edison”)1883 Thomas Edison (“Efecto Edison”)Experimentando con bombillos, Edison encontró que en el vacío una corriente puede fluir del filamento luminoso a una placa de metal polarizada positivamente pero no a una polarizada negativamente

1904 John Ambrose Fleming (“Diodo Fleming”)1904 John Ambrose Fleming (“Diodo Fleming”)RReconoce impacto del descubrimiento de Edison, y demuestra la rectificación de señales CA.

1906 Lee de Forest (“Triodo”)1906 Lee de Forest (“Triodo”)Añade una rejilla al diodo de Fleming lo que permite “amplificar” señales.

Los tubos al vacío continúan su evoluciónLos tubos al vacío continúan su evoluciónDominan industria de radio y TV hasta los 60s, y representan la “génesis” de la industria electrónica actual. Son sin embargo frágiles, relativamente grandes, consumen mucha potencia y tienen altos costos de producción.

HistoriaHistoria

Audion (Triodo)1906, Lee De Forest

4Pablo Alvarado


1940 Russel Ohl (Union PN junction)1940 Russel Ohl (Union PN junction)La union PN es desarrollada en los Laboratorios Bell.

19451945 Labs. Bell establece grupo para desarrollar alternativa de tubos al vacío. El grupo lo lidera William Shockley.

1947 Bardeen and Brattain (Transistor)1947 Bardeen and Brattain (Transistor)Se crea el primer circuito amplificador de estado sólido utilizando un transistor de contacto puntual (Ge)

1950 William Shockley (Transistor de juntura)1950 William Shockley (Transistor de juntura)Más fácil de producir que el transistor de contacto puntual.

1952 fabricación de silicio monocristalino1952 fabricación de silicio monocristalino

1954 primer transistor comercial de silicio1954 primer transistor comercial de silicioTexas Instruments

1954 Primer radio de transistores (Regency TR-1)1954 Primer radio de transistores (Regency TR-1)4 transistores de Texas Instruments

1955 Primer transistor de efecto de campo1955 Primer transistor de efecto de campoLaboratorios Bell

Historia (2)Historia (2)

Primer transistor de contacto puntual (germanio)1947, John Bardeen y Walter BrattainLaboratorios Bell

5Pablo Alvarado


1952 Geoffrey W. A. Dummer (concepto de CI)1952 Geoffrey W. A. Dummer (concepto de CI)En 1952 se publicó el concepto y en 1956 se hizo un intento

1954 Desarrollo de proceso de enmascaramiento del óxido1954 Desarrollo de proceso de enmascaramiento del óxidoProceso incluye oxidación, foto-enmascaramiento, corrosión y difusión

1958 Jack Kilby (Circuito Integrado)1958 Jack Kilby (Circuito Integrado)Oscilador con 5 componentes

1959 Invento de tecnología planar1959 Invento de tecnología planarEsta tecnología se usa aún en la actualidad

1960 Primer MOSFET fabricado1960 Primer MOSFET fabricadoEn los Labs. Bell, por Kahng

1961 Primer Circuito Integrado comercial1961 Primer Circuito Integrado comercialFairchild and Texas Instruments

1962 Invento de TTL1962 Invento de TTL

1963 Primer Circuito Integrado PMOS producido por RCA1963 Primer Circuito Integrado PMOS producido por RCA

1963 CMOS inventado1963 CMOS inventado


Primer circuito integrado (Ge)1958 Jack S. Kilby,Texas Instruments

5 componentes entre transistores, resistencias y condensadores

6Pablo Alvarado


1971 Primer microprocesador1971 Primer microprocesador

Intel produce el 4004 (primer microprocesador de 4 bits)

Conjunto de 3 chips encapsulados en DIP de 16 pines

Circuito Integrado de 2 kbit ROM

Circuito Integrado de 320 bit RAM

Procesador:

Proceso PMOS de compuertas en Si, 10 µm

~2300 transistores

Velocidad de reloj: 108 kHz

Tamaño del dado de silicio: 13,5 mm2


7Pablo Alvarado


1982 Intel 802861982 Intel 80286

Proceso CMOS de compuertas en Si, 1,5 µm

1 capa de polisilicio

2 capas metalicas

134 000 transistores

Velocidad de reloj 6 a 12 MHz

Tamaño del dado 68,7 mm2


8Pablo Alvarado


2000 Pentium 42000 Pentium 4

Proceso CMOS de compuertas en Si, 0,18µm

1 capa de polisilicio

6 capas metálicas

Fabricación: 21 capas / máscaras

42 millones de transistores

Reloj: 1,400 to 1,500 MHz

Tamaño del dado: 224 mm2


9Pablo Alvarado



Historia de los microprocesadores de Intel(Tomado de http://www.intel.com/pressroom/kits/quickreffam.htm)

Año Chip L Transistores1971 4004 10µm 2,3k1974 8080 6µm 6k1976 8088 3µm 29k1982 80286 1,5µm 134k1985 80386 1,5µm 275k1989 80486 0,8µm 1,2M1993 Pentium 0,8µm 3,1M1995 Pentium Pro 0,6µm 15,5M1999 Mobile PII 0,25µm 27,4M2000 Pentium 4 0,18µm 42M2002 Pentium 4 (N) 0,13µm 55M2005 Pentium 4 (EE) 90nm 169M

10Pablo Alvarado


Ley de MooreLey de Moore

En 1965 Gordon Moore (entonces en Fairchild Corp.) notó que:

“La complejidad de integración se duplica cada 3 años”

Esta afirmación se conoce comúnmente como la “Ley de Moore”

Ha resultado “correcta” hasta este momento

¿Qué motiva este ritmo de desarrollo en tecnologías de integración?

¿El deseo de superación y motivación de las personas involucradas con tecnología?

y / o ¿es una motivación económica la mayor directriz?

Ventas de la industria de semiconductores:

1962, > $1000 Millones

1978, > $10 000 Millones

1994, > $100 000 Millones

11Pablo Alvarado


Motivador: EconomíaMotivador: Economía

Tradicionalmente, el costo por función en un CI se reduce de un 25% a un 30% por año.

– Esto le permite al mercado de la electrónica a crecer un 15% por año

Para lograrlo, el número de funciones por CI debe crecer, lo que requiere:

Incremento del número de transistoresincremento de la funcionalidad

Incremento de la velocidad de relojmás operaciones por unidad de tiempo = incremento de la funcionalidad

Disminución del tamaño de característicassi se mantiene el área se mantiene el preciomejora en el desempeño

12Pablo Alvarado


Motivador: Economía (2)Motivador: Economía (2)

Incremento de la productividad

Incremento del desempeño del maquinaria de producción

Incremento en la producción (yield)

Incremento en el número de chips en una oblea de silicio (wafer):

reducción del área de un chip:− menor tamaño de características smaller y rediseño

Uso del mayor tamaño de oblea disponible

Ejemplo de un producto efectivo en costo (tipicamente DRAM): el área en el CI se reduce en un 50% cada 3 años y en un 35% cada 6 años.

13Pablo Alvarado


¿Hay un límite?¿Hay un límite?

Fábrica con gran volumen de producción

Capacidad total: 40 000 obleas iniciadas por mes (Wafer Starts Per Month, WSPM) (180 nm)

Inversión total capital: $2700 Millones

Maquinaria y equipo de producción: 80%Servicios, Facilidades: 15%Sistemas de manejo de materiales: 3%Información y control de fábrica: 2%

Ingresos mundiales del mercado mundial de semiconductores en el 2000: ~$180 000 Millones

Tasa de crecimiento del mercado de semiconductores ~15% / año

Tasa de crecimiento de mercado de equipo: ~19.4% / año

Al 2010 los costos para equipo excederán el 30% de los ingresos del mercado de semiconductores!

Limitaciones tecnológicas (tamaño de las estructuras, velocidades de transmisión, etc.)

14Pablo Alvarado


Fabricación de unFabricación de unCircuito IntegradoCircuito Integrado

Paulo Moreira Introduction 15

Inversor CMOS

1

0

YA VDD

A Y

GNDA Y


Transistor n-MOS

• 4 terminales: compuerta, surtidor, drenador y sustrato

• Compuerta – oxido – sustrato conforman un condensador– Compuerta y sustrato son conductores– SiO2 (oxido) es un excelente aislador

– Se denomina condensador MOS, aún cuando la compuerta no es metálica

n+

p

GateSource Drain

bulk Si

SiO2

Polysilicon

n+


Transistor p-MOS

• Similar, pero dopado y tensiones invertidas– Sustrato conectado a VDD

– Compuerta en bajo: transistor encendido– Compuerta en alto: transistor apagado– Círculo en la compuerta denota comportamiento

invertido

SiO2

n

GateSource Drain

bulk Si

Polysilicon

p+ p+


Sección transversal del inversor

• Usualmente se utiliza un sustrato de tipo p para los transistores n-MOS

• Se requiere un „pozo“ n para los transistores tipo p-MOS

n+

p substrate

p+

n well

A

YGND V

DD

n+ p+

SiO2

n+ diffusion

p+ diffusion

polysilicon

metal1

nMOS transistor pMOS transistor


Conección a pozos y sustratos

• Sustrato debe ser conectado a GND y pozo n a VDD

• La conexión entre metal y un semiconductor levemente dopado forma una conexión eléctrica deficiente (en realidad, un diodo Shottky).

• Se utiliza entonces para la conexión contactos fuertemente dopados

n+

p substrate

p+

n well

A

YGND VDD

n+p+

substrate tap well tap

n+ p+


Máscaras del inversor

• Transistores y conecciones se definen a través de máscaras

• La sección transversal se tomó en la línea punteada

GND VDD

Y

A

substrate tap well tapnMOS transistor pMOS transistor


Vistas detalladas de las máscaras

• Seis máscaras– n-well– Polysilicon– n+ diffusion– p+ diffusion– Contact– Metal

Metal

Polysilicon

Contact

n+ Diffusion

p+ Diffusion

n well


Pasos de fabricación

• Inicio con una oblea „en blanco“• Construir inversor de abajo hacia arriba• Primer paso: formar el pozo n (n-well)

– Cubrir la oblea con una capa protectora de óxido de silicio (SiO2)

– Eliminar capa en el sitio donde debe construirse el pozo n– Implantar o difundir dopantes n en la oblea expuesta– Eliminar SiO2

p substrate


Oxidación

• Producir SiO2 en la parte superior de la oblea– 900°C – 1200°C con H2O o O2 en horno de oxidación

p substrate

SiO2


Photoresist

• El Photoresist es un polímero orgánico sensitivo a la luz.

• Se suaviza en los sitios expuestos a la luz

p substrate

SiO2

Photoresist


Litografía

• Exponer photoresist a través de la máscara del pozo n

• Eliminar photoresist expuesto

p substrate

SiO2

Photoresist


Decapado (etch)

• Decapar el óxido con ácido hidrofluórico (HF)• Solo solo se ataca al óxido donde el resist ha sido

expuesto

p substrate

SiO2

Photoresist


Eliminar Photoresist

• Eliminar el fotoresist remanente– Se utiliza una mezcla de ácidos denominado “decapado

piraña”

• Esto es necesiario para que el resist no se deshaga en los próximos pasos

p substrate

SiO2


Pozo n (n-well)

• Pozo n se forma por difusión o por implantación de iones

• Difusion– Colocar la oblea en horno con arsénico gaseoso– Calentar hasta que los átomos de As se difunden

en el Si expuesto• Implantación de iones

– Se dispara a la oblea con un rayo de iones de As– Los iones bloqueados por el SiO2, solo entran al Si

expuesto

n well

SiO2


Eliminar óxido

• Eliminar óxido remanente utilizando HF (ácido hidrofluórico)

• Estamos de vuela con una oblea „en blanco“ con un pozo n

• Los pasos siguientes involucran pasos similares

p substraten well


Polisilicio

• Depositar capa delgada de óxido para compuertas– < 20 Å (6-7 capas atómicas)

• Deposición química de vapor (Chemical Vapor Deposition, CVD) de una capa de silicio– Colocar oblea en horno con gas silano (SiH4)

– Forma muchos cristales pequeños denominados polisilicio– Fuertemente dopado para que sea buen conductor

Thin gate oxidePolysilicon

p substraten well


Conformación del Polisilicio

• Usa mismo proceso litográfico anterior para dar forma al polisilicio

Polysilicon

p substrate

Thin gate oxidePolysilicon

n well


Proceso autoalineado

• Utilizar óxido y máscaras para exponer los sitios donde los dopantes n+ deberán ser difundidos o implantados

• La difusión n forma la fuente y drenador del transistor n-MOS y el contacto con el pozo n

p substraten well


Difusión n

• Dar forma al óxido y conformar las regiones n+• Proceso auto-alineado donde la compuerta bloquea

la difusión• Polisilicion es mejor que el metal para las

compuertas autoalineadas porque no se deshace en procesos posteriores

p substraten well

n+ Diffusion


Difusión n (2)

• Históricamente los dopantes eran difundidos• En la actualidad se usa implantación de iones• A pesar de eso a las regiones se les denomina

„difusión“

n wellp substrate

n+n+ n+


Difusión n (3)

• Eliminar óxido para terminar la conformación.

n wellp substrate

n+n+ n+


Difusión P

• Serie similar de pasos se utiliza para conformar las regiones de difusión p+, usadas en fuente y drenador del transistor p-MOS y en el contacto del sustrato

p+ Diffusion

p substraten well

n+n+ n+p+p+p+


Contactos

• Ahora deben interconectarse los dispositivos• Se cubre al chip con una capa gruesa de óxido• Se decapa el óxido donde los cortes para contactos

se requieran

p substrate

Thick field oxide

n well

n+n+ n+p+p+p+

Contact


Metalización

• Depositar aluminio sobre toda la oblea• Conformar para remover exceso de metal, dejando

solo las conexiones

p substrate

Metal

Thick field oxide

n well

n+n+ n+p+p+p+

Metal


Layout

• Chips se especifican con un conjunto de máscaras• Las dimensiones mínimas de las máscaras

determinan el tamaño del transitor (e indirectamente velocidad, costo y potencia)

• Tamaño característico f = distancia entre drenador y surtidor– Dado por el ancho mínimo del polisilicio

• Tamaño característico se mejora un 30% cada 3 años aproximadamente


Reglas de diseño simplificadas

• Reglas conservadoras para iniciar

41Pablo Alvarado


Niveles de abstracciónNiveles de abstracciónen el Diseño VLSIen el Diseño VLSI

System Specification

System

Functional Module

Gate

Circuit

Device SG

D

+

Le

vel of

Ab

str

actio

n

Low

High

Niv

el d

e A

bstr

acci

ón

Alto

Bajo

Especificación del sistema

Sistema

Módulo funcional

Compuerta

Circuito

Dispositivo

42Pablo Alvarado


Dominios de DescripciónDominios de Descripciónde Diseño VLSIde Diseño VLSI

Dominio Comportamental Dominio Estructural

Dominio Físico

Instrucciones

Subrutinas

AplicacionesSistemas OperativosProgramas

arquitectural

Procesador RISC

Transistores

Sumadores, compuertas, registros

circuital

RTL, lógico

Niveles de abstracciónMódulos

Celdas

Transistores

ChipsTarjetas

43Pablo Alvarado


El flujo de diseño “analógico”El flujo de diseño “analógico”

EspecificaciónIngreso del

Diseño

Simulacióndel

Pre-layoutLayout

●Velocidad

●Potencia

●Ancho de Banda

●Área ...

●Crear esque-mático

●Dimensiona-miento de dis-positivos

●Simulación del circuito

●Rediseño

●Distribución

●Ubicación

●Enrutamiento

Front end Back end

44Pablo Alvarado


Flujo de diseño (2)Flujo de diseño (2)

VerificaciónExtracción del

Diseño

Extracción deElementosParásitos

Simulación delPost-layout

●Comprobación de reglas de diseño

●Comprobación de reglas eléctricas

●Extracción

●Layout vs Esquemático

●Extracción de elementos parásitos

●Simulación del circuito

●Rediseño

Front end Back end

45Pablo Alvarado


ReferenciasReferencias

●Moreira, Paulo “Introduction to VLSI digital design” CERN, Suiza, 2005

introducción a la fabricación de circuitos integrados

Documents