informe previo laboratorio 08 arquitectura

7/23/2019 Informe Previo Laboratorio 08 Arquitectura

1/21

1. OBJETIVOS Analizar los ciclos de lectura y escritura de una SRAM y una ROM. Adquirir destreza en el control de operaciones de lectura y/o escritura de

datos con memorias SRAM y memorias EPROM.

Manipular adecuadamente las lneas de direccin, las lneas de datos y lasseales de control de la SRAM !" y la EPROM !#!$.

Adquirir destreza en la creacin de arc%i&os tipo '()E* +E utilizando elROM-MA.

Simular en Proteus 'sis, aplicaciones asadas en SRAM y EPROM.

2. SOFTWARE DE SIMULACIN REQUERIDO:

Sot0are Proteus 'sis &.#. Sot0are ROM-MA

3. INFORME PREVIO

CIRCUITO INTEGRADO: DRAM 626DESCRIPCION GENERAL:*a !" es un 1MOS de alto rendimiento que la RAM est2tica or3aniza con 456!

palaras por 4 its. *a e7pansin de memoria es 2cil pro&eyendo un ni&el acti&oa8o a 1E5 9c%ip enale:, un acti&o alto a 1E! 9c%ip enale:, y un ni&el acti&o a8oa OE 9output enale: y dri&ers tri;estado. Amos dispositi&os tienen un recursoautom2tico po0er;do0n 91E5:, reduciendo el consumo de poder por m2s de #< =cuando se remue&e la seleccin. *a !" esta empaquetada en un "$


2/21

CARACTERISTICAS: )iempo de acceso de $$, #


3/21

DIAGRAMA LOGICO


4/21

C" PARA LAS MEMORIAS SRAM 626 ! DE LA EPROM 2#2$6% INVESTIGUE !ADJUNTE SUS DIAGRAMAS ESQUEM&TICOS% AS' COMO DE SU TABLAS DE


5/21

VERDAD ! SUS DIAGRAMAS DE TIEMPO PARA SUS CICLOS DE LECTURA !ESCRITURA.

TABLA DE VERDAD ! DE FUNCIONES


6/21


7/21


8/21

DIAGRAMA DE TIEMPO PARA CICLOS DE LECTURA


9/21


10/21

DIAGRAMA DE TIEMPO PARA CICLOS DE ESCRITURA


11/21

CARACTERISTICAS DE RETENCION DE DATOS


12/21

CIRCUITO INTEGRADO: EPROM 2#2$6DESCRIPCION FUNCIONAL:El instrumento microelectrnico !#!$ de !$ se puede orrar elCctricamente

por luz ultra&ioleta. Es una memoria pro3ramale de solo lectura. El dispositi&oest2 or3anizado con >! palaras por 4 its 9>! ytes:. El acceso a los ytesindi&iduales de una transicin de direccin o de potencia 9el pin c%ip enaleestar2 en ni&el a8o: es completado en menos de 5$< ns. *a alta &elocidad deeste dispositi&o permite a los microprocesadores m2s soisticados uncionar atoda &elocidad sin la necesidad de estados @A').

DIAGRAMA LGICO ! CONFIGURACIN DE PINES:

TABLA DE VERDAD:


13/21

DIAGRAMAS DE TIEMPO

LECTURA:

ESCRITURA:


14/21

EPROM 2#2$6

TABLA DE VERDAD

DIAGRAMA DE TIEMPO DE LECTURA:


15/21

DIAGRAMA DE TIEMPO DE PROGRAMACIN:

. DESARROLLO DE LA PR&CTICA

.1 C()*+,(- BCD , 2 ,/0*(% *45+),( SRAM 626


16/21


17/21

.2 N7-( 8-7( 7)(- 9 $% *45+),( SRAM 626


18/21


19/21

.3 C()*+,(- BCD , 3 ,/0*( *45+),( EPROM 2#2$6


20/21

CUESTIONARIO:C()*+,(- BCD , 3 ,/0*( *45+),( EPROM 2#2$6


21/21

$. BIBLIOGRAF'A RaFl Peralta Meza;1arlos Guiones Guispe/circuitos inte3rados l3icos. Morris (ono/ diseo di3ital. Hn3el Serrano S2nc%ez de *en/1'R1?')OS 1O('(A1'O(A*ES I

1OMP?ER)AS *OJ'1AS. Manuel BesFs ellido Kaz/PRO*EMA KE S'S)EMAS I *OJ'1A

1O('(A1'O(A*.

informe previo laboratorio 08 arquitectura

Documents