iel1-03-ii-06 universidad de los andes ingenieria
TRANSCRIPT
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES
INGENIERIA ELECTRICA ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
ANALISIS Y SIMULACION DE UN CONMUTADOR ATM
Karen Castañeda Cortés
UNIVERSIDAD DE LOS ANDES FACULTAD DE INGENIERIA ELECTRICA
Santa Fe de Bogota Diciembre 2003
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
1
TABLA DE CONTENIDO
INTRODUCCION.............................................................................. 6
OBJETIVOS Y ALCANCE ............................................................... 7 OBJETIVO GENERAL ................................................................................................................................ 7 OBJETIVOS ESPECIFICOS........................................................................................................................ 7
CAPITULO 1 ..................................................................................... 8
MARCO CONCEPTUAL. ................................................................. 8 1.1 JERARQUÍA DIGITAL PLESIÓCRONA.............................................................................................. 8 1.2 RED DIGITAL DE SERVICIOS INTEGRADOS:.................................................................................15 1.3 ATM: ...................................................................................................................................................15
1.3.1 EL PORQUE DE ATM: .................................................................................................................15 1.3.2 QUE ES ATM?..............................................................................................................................16 1.3.3 ESTRUCTURA DE LAS CELDAS:.................................................................................................17 1.3.4 ARQUITECTURA DE RED ATM:..................................................................................................20 1.3.5 CALIDAD DE SERVICIO EN REDES ATM:..................................................................................26 1.3.6 PRINCIPIOS DE CONMUTACIÓN:..............................................................................................28
CAPITULO 2 ................................................................................... 30
CONMUTACIÓN ATM................................................................... 30 2.1 DIAGRAMA FUNCIONAL DEL SWITCH ATM: ...............................................................................31 2.3 REQUERIMENTOS DE UN CONMUTADOR ATM ...........................................................................41
CAPITULO 3 ................................................................................... 44
RED NACIONAL ATM................................................................... 44 3.1 RED NACIONAL ATM TELECOM.....................................................................................................44 3.2 ESPECIFICACIONES TECNICAS DE LOS EQUIPOS CONMUTADORES: ......................................48
3.2.1 CONMUTADOR MULTISERVICIO LUCENT CBX500..................................................................48 3.2.1.1 Los módulos componentes son: ..................................................................................................48 3.2.1.2 Especificaciones Físicas: ...........................................................................................................49 ................................................................................................................................................................... 3.2.1.3 Arquitectura del CBX500:............................................................................................................50 3.2.1.4 Temporización y sincronización. .................................................................................................53 3.2.2 CONMUTADOR MULTIPROTOCOLO LUCENT BSTDX8000: ....................................................54 3.2.3 CONMUTADOR DE ACCESO ATM LUCENT SAHARA600:........................................................54
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
2
3.3 GESTION DE LA RED LUCENT:........................................................................................................55 3.3.1 COMPONENETES DE SOFTWARE DEL NMS.........................................................................57
CAPITULO 4 ................................................................................... 63
SIMULACION DE LA FUNCIONALIDAD DEL CONMUTADOR ATM. ................................................................................................ 63
4.1 CONSIDERACIONES: ........................................................................................................................63 4.2 PROCEDIMIENTO:.............................................................................................................................64 4.3 DESARROLLO: ..................................................................................................................................65
.......................................................................................................................................................................67
CAPITULO 5 ................................................................................... 79
CONCLUSIONES............................................................................ 79
ANEXOS.......................................................................................... 82
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
3
INDICE DE ILUSTRACIONES
ILUSTRACIÓN No 1: Trama PCM, Norma Europea
ILUSTRACIÓN No 2: Trama PCM, Norma Americana
ILUSTRACIÓN No 3: Estructura PDH
ILUSTRACIÓN No 4: Estructura de trama STM_1
ILUSTRACIÓN No 5: Multiplexación SDH
ILUSTRACIÓN No 6: Estructura de encabezado de Celda
ILUSTRACIÓN No 7: Arquitectura de red ATM.
ILUSTRACIÓN No 8: Clases de servicio AAL
ILUSTRACIÓN No 9: Estructura SAR para AAL-1
ILUSTRACIÓN No 10: Estructura CPCS-PDU para AAL-5
ILUSTRACIÓN No 11: Ejemplo de Conmutación ATM
ILUSTRACIÓN No 12: Diagrama funcional del switch ATM
ILUSTRACIÓN No 13: Memoria compartida
ILUSTRACIÓN No 14: Medio Compartido
ILUSTRACIÓN No 15: Crossbar Monoetapa
ILUSTRACIÓN No 16: Ilustración de equipos
ILUSTRACIÓN No 17: Configuración red ATM NEWBRIDGE
ILUSTRACIÓN No 18: Configuración red ATM LUCENT
ILUSTRACIÓN No 19: Configuración red nacional ATM interconectada
ILUSTRACIÓN No 20: Arquitectura en quadriplano CBX500
ILUSTRACIÓN No 21: Conexión NMS a la red de conmutadores LUCENT
ILUSTRACIÓN No 22: Conexión Ethernet estación NMS GATEWAY Switch
ILUSTRACIÓN No 23: Troncales en la red de conmutación
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
4
INDICE DE GRÁFICAS
GRAFICA 0 : Estadísticas en función del tiempo
GRAFICA 1 : Secuencias de entrada
GRAFICA 2 : Puertos de entrada
GRAFICA 3 : Puertos de salida
GRAFICA 4 : Conmutación puerto a
GRAFICA 5 : Conmutación puerto b
GRAFICA 6 : Conmutación puerto c
GRAFICA 7 : Conmutación puerto d
GRAFICA 8 : Total de celdas enviadas
GRAFICA 9 : Secuencia de entrada
GRAFICA 10 : Puertos de entrada
GRAFICA 11 : Puertos de salida
GRAFICA 12 : Conmutación
GRAFICA 13 : Total de celdas enviadas
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
5
INDICE DE TABLAS
TABLA No 1: Tipo de celdas
TABLA No 2: Criterios para el diseño de un conmutador TABLA No 3: Requerimientos de un conmutador ATM TABLA No 3a: Datos estadísticos red de gestión Telecom TABLA No 4: Datos de puerto de entrada TABLA No 5: Tabla de enrutamiento TABLA No 6: Datos de salida TABLA No 7: Total de celdas enviadas TABLA No 8: Datos de entrada puerto c TABLA No 9: Enrutamiento TABLA No 10: Datos de salida puerto c
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
6
INTRODUCCION
El rápido crecimiento que ha tenido el campo de las telecomunicaciones en la segunda mitad
del siglo anterior, ha sido respuesta no solo al avance tecnológico acelerado, sino a la
demanda exigente del usuario por más y mejores servicios, generando un ciclo que se
realimenta entre el crecimiento de la red y el intercambio de información en forma de datos,
posible en la actualidad por las características de las redes de comunicaciones, digitales en su
totalidad.
Actualmente la transmisión de datos a altas velocidades se soporta bajo tres tecnologías
diferentes: ATM (Asynchronous Transfer Mode), Voz sobre IP (VoIP) y Frame Relay (FR).
El interés de este trabajo es ofrecer una aproximación sobre el modo de operación de las redes
ATM, en particular sobre su proceso de conmutación (que potencia el desarrollo de la ISDN
de banda ancha); a partir de la implementación de un algoritmo metodológico, que sirva de
fundamento para desarrollos posteriores en el intercambio de datos a alta velocidad y acerque
al lector a la operación y funcionalidad de los switches ATM en funcionamiento en las redes
del país.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
7
OBJETIVOS Y ALCANCE
OBJETIVO GENERAL
Desarrollar un algoritmo que ilustre metodológicamente el proceso de conmutación ATM e
implementarlo con la ayuda de un lenguaje de programación.
OBJETIVOS ESPECIFICOS.
Analizar el proceso de la conmutación ATM, a partir de la literatura existente
Conocer la funcionalidad de los conmutadores ATM implementados en las redes a nivel
nacional, NEWBRIDGE de Alcatel y LUCEN TECHNOLOGIES.
Proponer un diseño metodológico de un conmutador ATM e implementarlo sobre una
plataforma de programación como MATLAB, que permita analizar sus correspondientes
resultados en términos de tráfico y desempeño.
Realizar una evaluación comparativa, entre los resultados simulados y los resultados reales,
Ofrecer sugerencias para posteriores análisis en el mismo entorno académico de ATM.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
8
CAPITULO 1
MARCO CONCEPTUAL.
1.1 JERARQUÍA DIGITAL PLESIÓCRONA
El mundo en el proceso de cambio tecnológico, en el área de las telecomunicaciones
transformó sus redes de análogas a digitales, ajustándose a una de las dos normativas
desarrolladas por los organismos estandarizadores, la Norma Europea de la CEPT (Comité
Europeo Para las Telecomunicaciones) y la norma Americana de la NAS (North American
Standarts), en respuesta a la tradición de mas de un siglo fijada por las empresas
desarrolladoras de las redes telefónicas.
Dicha migración se da con la digitalización de la voz, señal de naturaleza análoga, para fines
telefónicos limitada en banda a 4 Khz, mediante el proceso PCM, que implican las etapas de
muestreo a una frecuencia de 8000 muestras por segundo (muestreo realizado con un tren de
pulsos rectangular), cuantificación (cuantificador logarítmico cuyo desarrollo genera las dos
tendencias en la digitalización de la voz, la tendencia europea y la americana) y la
codificación mediante el empleo de un código especial que permite representar con ocho bits
el valor de la muestra.
Exceptuando Estados Unidos y Japón que aplican la Norma Americana, el mundo telefónico
acoge la normativa europea, que permite arreglar una muestra de 30 señales telefónicas, una
señal de sincronización e información de señalización (intercambio de señales de control entre
centrales telefónicas) en un tiempo de 125 microsegundos –tiempo entre dos muestras
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
9
consecutivas del mismo canal, o periodo de muestreo- configurando la TRAMA PCM DE 2
MEGABITS, con la distribución que se ilustra.
Ilustración No 1:Trama PCM Norma Europea.
La rata o velocidad de bit calculable a partir del arreglo de las 32 señales (cada una ocupando
una ranura de tiempo o Time Slot, codificadas con 8 bits y a una frecuencia de repetición de
8000 veces en un segundo es entonces:
Rb = 32 t.s. x 8 bits / t.s. x 8000 / seg
Rb = 2.048.000 bits / seg
Rb = 2,048 Mbps
En contraste la normativa americana acomoda en los mismos 125 microsegundos, muestras de
24 señales telefónicas, codificadas con 8 bits, maneja un solo bit de sincronismo y acude a la
técnica del robo de bit para expresar la señalización entre centrales, conformando la TRAMA
PCM DE 1.5 MEGABITS con la distribución que se ilustra:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
10
Ilustración No 2: Norma Americana
La rata o velocidad de bit calculable a partir del arreglo de las 24 señales (cada una ocupando
una ranura de tiempo o Time Slot, codificadas con 8 bits, un bit de sincronización y una
frecuencia de repetición de 8000 veces en un segundo es por tanto:
Rb= (24 t.s.x 8 bits/ t.s. + 1 bit ) x 8000 / seg
Rb= 1.544.000 bits / seg
Rb= 1.5 Mbps
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
11
Ilustración No 3: Estructura PDH
Como se ve en la figura anterior, la transmisión se inicia al multiplexar 30 + 2 canales con
velocidad de 64 Kbits/seg, para obtener la trama E1 de 2.048 Mbit/seg, la combinación de
cuatro afluentes de menor jerarquía entregan un tributario de velocidad mayor a cuatro veces
la velocidad de los afluentes, aumentando la capacidad de tráfico y la velocidad de
transferencia de datos hasta llegar a la trama E5 con una velocidad de 564.992 Mbit/seg.
Las diferencias entre las velocidades de tributarios y cuatro veces la de los afluentes son
causadas por la existencia de múltiples fuentes de reloj, que aunque con valor nominal igual,
su tolerancia – 50 ppm, 30ppm, 15 ppm - generan diferencias de tiempo que deben ser
compensadas en la velocidad de la trama a la salida, constituyendo la principal desventaja de
la jerarquía, puesto que el manejo de muchos relojes hace necesario el uso de diferentes
palabras de señalización, de información y relleno, generando tramas complejas que hacen
que la recuperación de la señal en recepción sea una operación complicada.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
12
Estas desventajas, complejidad y no uniformidad de las tramas, imposibilidad de la
recuperación de una muestra sin aplicar totalmente el proceso inverso o de demultiplexación,
unido a la necesidad de intercambiar información a mayor velocidad, llevan al desarrollo e
implementación de la Jerarquía Digital Síncrona o SDH, segunda fase de la digitalización de
las redes de comunicaciones en el mundo, convirtiéndose adicionalmente en un estándar
unificado, que ofrece una red de telecomunicaciones flexible, sencilla y económica.
La Jerarquía Digital Síncrona o SDH, es el estándar internacional para redes de
telecomunicaciones ópticas de alta velocidad.
El estándar SDH organiza la información en una estructura base, llamada Módulo de
Transporte Síncrono de Primer Orden (STM-1), definido por la ITU-T (International
Telecommunications Union - Telecommunications), el cual se puede representar por medio de
una matriz de 9 filas por 270 columnas con 2430 celdas que alojaran octetos de información
y control
En la estructura STM, se distinguen en general tres áreas. SOH, o encabezado de sección, que
contiene octetos con funciones de sincronismo de trama, canales de servicio y datos de
control; el área PAYLOAD o carga útil, compuesta de contenedores virtuales que reciben y
acomodan organizadamente la información de los usuarios, y APUNTADOR AU o
Apuntador de la Unidad Administrativa, que indica cómo está estructurada la información en
el área de carga útil y cómo localizar los bloques en el área de carga. Esta estructura se
implementa en los 125 microsegundos o periodo de muestreo telefónico.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
13
Ilustración No 4: Estructura de trama STM_1
La transmisión se efectúa desde el primero hasta el último octeto, en forma secuencial o en
serie, y a una velocidad resultante de 155.52Mbit/seg.
Rb = 2430 octetos x 8 bits/octeto x 8000 / seg
Rb = 155.520 Mbps.
Existen actualmente niveles de jerarquía superior, STM-4, STM-16 y STM-64
principalmente, cuya composición se muestra en la siguiente gráfica.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
14
Ilustración No 5 Multiplexación SDH
Esta estructura presenta las siguientes características sobre la jerarquía anterior:
• Requiere sincronismo de la red.
• Desarrolla una técnica de multiplexación por octetos o byte a byte con justificación
positiva – negativa que garantiza una salida sincronizada. Esto hace más sencilla la
multiplexación y demultiplexación.
• Se ofrece un fácil acceso a canales individuales, aún a 64 Kbps, sin tener que
demultiplexar toda la señal que viene a alta velocidad.
• Con los canales de datos ofrece recursos para administración y mantenimiento del
sistema
• La señal multiplexada conserva la misma estructura de trama que el STM1. (Todas las
tramas duraran los mismos 125µseg y tienen la misma distribución).
• Las tasas de jerarquías superiores son múltiplos de los módulos de transporte síncrono
de orden uno (STM1).
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
15
SDH constituye entonces el sistema de transporte digital que permite construir una red de
telecomunicaciones unificada, flexible y eficiente; y es la plataforma que permite
implementar o construir los nuevos desarrollos de redes, en particular la red digital de
servicios integrados o ISDN de banda ancha. (Broadbad Integrated Services Digital Network).
1.2 RED DIGITAL DE SERVICIOS INTEGRADOS:
(B-ISDN), o Red de Servicios Integrados de Banda Ancha es la estructura concebida sobre
SDH que permite suplir la necesidad de transmitir imágenes, audio, video y datos por un
mismo canal físico.
Esta tecnología ofrece dos tipos principales de servicios, los interactivos en los que dos
usuarios pueden demandar o intercambiar información mutuamente estableciendo un diálogo
entre ellos, (videotelefonía, videoconferencia, servicios de transmisión de imágenes
interactivas por correo electrónico etc.), y los servicios de difusión, en los que desde una
central se envía la información a una cantidad grande de usuarios, TV de alta definición,
música de alta calidad, televisión por demanda, educación a distancia.
1.3 ATM:
1.3.1 EL PORQUE DE ATM:
Las redes de comunicaciones evolucionaron y se especializaron según el tipo de información
que manejaron.
Inicialmente para el manejo de la voz se desarrolló la red telefónica, cuyo único objetivo fué
la transmisión de señales de voz, bajo el principio de la conmutación de circuitos -
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
16
establecimiento de una conexión previo al intercambio de información- , principio que ofrece
la ventaja de suprimir los retardos, no tolerables en una comunicación en tiempo real, al
precio de la sub-utilización del recurso en momentos en que no hay transmisión alguna por el
canal establecido.
Posteriormente ante la necesidad de aumentar la eficiencia en la transmisión de datos que se
inicia utilizando las redes telefónicas, se desarrollan las redes de datos cuyo funcionamiento,
basado en la conmutación de paquetes, –almacenamiento y reenvío- no requieren el
establecimiento previo de una conexión, implicando la admisión de retardos en la transmisión
debido principalmente al proceso de almacenamiento, previo a la transmisión de la
información; pero con la ventaja de hacer uso más eficiente del canal de comunicación.
Al igual evoluciono la transmisión de la información de video, permitiendo el desarrollo de
las redes de televisión, de mayor complejidad por el manejo del ancho de banda, confluyendo
en un instante de tiempo tres redes diferentes para el intercambio de información: Redes
telefónicas para la voz, redes de paquetes para los datos y redes de video para la televisión.
ATM surge entonces como la posibilidad de unificar en una sola red todas las redes existentes
aprovechando los beneficios que ofrece cada una de ellas: la orientación a conexión y la no
admisión de retardos o retardos controlados (conmutación de circuitos) y la utilización
eficiente del canal (conmutación de paquetes), con la caracterización de que en ATM los
paquetes son de longitud fija y corta.
1.3.2 QUE ES ATM?
La tecnología ATM (Asynchronous Transfer Mode) o modo de transferencia asíncrona, es un
estándar internacional para la conmutación de celdas en el cual servicios de diversos tipos,
voz, datos y video son tratados sin diferenciación, manejados en celdas de tamaño fijo, que
brindan la ventaja de transferir información a alta velocidad.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
17
El tamaño de la celda es establecido por la UIT -en su momento CCITT, en 1989 - de 53
Bytes, 48 de información útil y 5 de control-. Este tamaño es un compromiso entre la
propuesta americana –celdas de 64 Bytes y 5 de encabezado- y la propuesta europea –celdas
de 32 bytes y 4 de control-.
El termino “asíncrono” en ATM no se relaciona con el sistema de reloj que permite asegurar
el sincronismo en la red, sino con la manera en que la fuente de información accesa al medio
de trasporte, así sea a través de un enlace PDH. Asincronismo en ATM es la forma aleatoria
o estadística como la fuente de información ingresa al enlace de transmisión.
1.3.3 ESTRUCTURA DE LAS CELDAS:
Su estructura uniforme esta compuesta por 53 bytes, distribuidos para el transporte de la
información o carga útil (Payload) los primeros 48 bytes, y los restantes 5 bytes para el
encabezado o Header que transporta las funciones de control.
La carga útil contiene la información del usuario con las diferentes aplicaciones de audio,
video y datos, la información requerida para la administración, operación y mantenimiento de
la red, e información de seguridad que protege las aplicaciones, (sin embargo la red ATM solo
se encarga de trasportar dichas aplicaciones y no de protegerlas de errores; la integridad de la
información del usuario es responsabilidad del equipo terminal). Esto determina los varios
tipos de celdas ATM que han sido estandarizadas según el tipo de información que estén
transportando en el Payload:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
18
TIPO DE CELDA CONTENIDO
Celdas Válidas y Asignadas Transportan información del usuario.
Celdas Inválidas Contienen muchos errores en la cabecera y se deben descartar.
Celdas de Meta señalización Usadas para el establecimiento de conexión.
Celdas de Administración de Recursos Usadas para controlar recursos de la red.
Celdas OAM (Operación,
Administración y Mantenimiento)
Información de administración y gestión de la red.
Celdas Libres o no Asignadas Se envían para asegurar una transmisión continua de celdas.
TABLA No 1: Tipo de celdas
La información del Payload va aleatorizada con el fin de diferenciarse de la del encabezado.
El encabezado o Header contiene información para el enrutamiento de la celda ATM a través
de la red al igual que información de control. Su estructura permite diferenciar varios campos
con funciones específicas que potencian todo el proceso de encaminamiento de la celda por la
red. Sus cinco Bytes se distribuyen en función de que se aplique a la interfase entre el usuario
y el nodo de red, o entre nodos de red, lo que determina la existencia de dos tipos de
interfases: UNI y NNI
UNI o User To Network Interface, enlaza el equipo terminal del usuario con el nodo de la red
al cual esta adscrito.
NNI o Network To Network Interface, enlaza los nodos de la red ATM, para realizar el
completo establecimiento de una comunicación entre puntos extremos.
La funcionalidad de los subcampos del encabezamiento es la que se especifica:
HEC (Header Error Control) destinado al Control de Error del Encabezado (1Byte). Contiene
información de redundancia, calculada a partir de los datos de los cuatro primeros octetos, que
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
19
permite proteger la integridad del encabezado, corrigiendo un error o anunciando la presencia
de más de uno. Este mecanismo de control de error, sin embargo, se efectúa solo para el
encabezado y no para la información del usuario ya que implicaría tiempo que reduce las
altas velocidades a las que debe operar ATM.
CLP (Cell Loss Priority) o Prioridad de Pérdida de Celdas (1 bit). Determina la posibilidad de
que la celda sea eliminada a la entrada de un switch ATM cuando la red presenta congestión,
a fin de aliviarla.
PTI (Payload Type Indicator) o Indicador del Tipo de Información (3 bits). Diferencia celdas
de información de celdas de señalización, puesto que el contenido del paydload no siempre es
información de usuario.
VPI (Virtual Path Identifier) o Identificador de Trayectoria Virtual (12 bits). Indica al nodo el
camino virtual a seguir por la celda, entendiendo por camino virtual un elemento abstracto
asociado a un conjunto de rutas relacionadas a un medio físico existente.
VCI (Virtual Channel Identificator) o Identificador del Canal Virtual. (16 bits). Asigna un
canal virtual determinado, (de los muchos disponibles en la trayectoria virtual), a la celda en
particular.
Por analogía con un enlace PCM la trayectoria virtual y el canal virtual corresponderían a una
trama de 125 microsegundos y a una ranura de tiempo de 3.9 microsegundos respectivamente,
que se transmiten sobre un medio físico como un cable coaxial, una fibra óptica o un sistema
de radio enlace.
GFC (Generic Flow Control) o Contról De Flujo Genérico. Controla la rata de bit a la cual el
usuario puede enviar información a la red.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
20
Ilustración No 6
1.3.4 ARQUITECTURA DE RED ATM:
ATM posee una arquitectura de niveles que permite que diversos servicios puedan ser
transferidos por la red. Maneja la connotación de planos separados para realizar funciones de
usuario, control y gestión.
El modelo usado en ATM se puede describir como un espacio tridimensional en el que se
definen tres niveles inferiores, uno superior (capas altas) y tres planos con independencia
entre las capas, para implementar la funcionalidad ATM:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
21
Ilustración No 7
El Plano de Control maneja información de señalización y de gestión, y efectúa funciones
operacionales.
El Plano de Usuario realiza el transporte de los datos.
El Plano de Gestión realiza funciones de administración específicas a cada capa y también al
sistema completo.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
22
Las Capas Altas aceptan los datos de usuario, los acomodan en paquetes y los envían a la capa
siguiente. Realizan codificación y decodificación de señales de video, y posteriormente la
compresión y expansión de las mismas o de paquetes grandes de datos.
La Capa de Adaptación ATM (AAL), adecua a la capa ATM el flujo de información recibido
de las aplicaciones de las capas altas sobre un arreglo 48 B, dividiendo los datos en segmentos
más pequeños y proporcionándoles un encabezado con información para el control y otro
para la protección de los datos, si hay necesidad de ello. Por tanto no todos los 48B están
compuestos de información útil, pues en razón del tipo de fuente se puede requerir espacio en
el Payload para transportar bits de control
La Capa de Adaptación esta compuesta por la subcapa de Convergencia y la subcapa de
Segmentación y Reensamble. En la primera subcapa se calculan los valores que deben llevar
la cabecera y los paydloads del mensaje y se pasan las celdas a la otra subcapa. La segunda
subcapa se encarga de dividir la información recibida, en segmentos adecuados para la
transmisión y además les agrega un encabezado necesario para el reensamblaje de los mismos
en el destino.
En general, como ATM puede integrar diferentes tipos de aplicaciones, en la Capa AAL no es
suficiente hablar de una sola técnica de adaptación para todas ellas, razón por la cual se
definieron diferentes clases de servicios y de técnicas de adaptación para poder soportarlos.
Los servicios se dividen en los de clase A, B, C y D. Los parámetros usados para definir
dichos servicios son: La relación de tiempos entre el origen y el destino (buscando
sincronización entre los terminales de transmisión y de recepción), la velocidad binaria del
servicio (ya sea constante o variable), el modo de conexión (los servicios pueden ser
orientados a conexión o no orientados a conexión).
En la siguiente grafica se ilustran las clases de servicios según cada criterio:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
23
Ilustración No 8
Las técnicas de adaptación que soportaran dichos servicios, dan lugar a cinco capas de
adaptación diferentes:
AAL1: Transmite datos de usuario entre extremos a una velocidad de bit constante (CBR),
después de haber establecido una conexión de bit apropiada. Incluye servicios como voz y
video en tiempo real.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
24
Ilustración No 9
AAL2: Transmite datos pequeños de usuario a velocidad de bit variable (VBR), después de
haber establecido una conexión de bit apropiada. La transmisión de la voz paquetizada es un
servicio característico de esta capa.
AAL3: Transmite datos con tasa de bit variable, que son independientes del tiempo, después
de haber establecido una conexión de bit apropiada. Puede soportar tráfico de redes LAN.
AAL4: Transmiten datos con tasa de bit variable, que son independientes del tiempo y sin
necesitar de una conexión explicita. Puede soportar tráfico de redes LAN.
AAL5: Transmiten datos con tasa de bit variable y soporta el establecimiento de una conexión
previa como de una no conexión. Lleva tráfico de LAN de forma mas eficiente que en AAL3
y AAL4.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
25
Dado el interés de tráfico del usuario, la tendencia es operar tan solo con las capas de
adaptación uno y cinco que se ilustran.
Ilustración No 10
La Capa ATM lleva a cabo el transporte de información a través de la red. Proporciona un
encabezado de 5 Bytes al Payload, el cual contiene información de direccionamiento (VCI y
VPI) necesaria para la transferencia por la red. Realiza funciones de discriminación de celdas,
puesto que no todas las celdas son de información de usuario. Adicionalmente multiplexa y
demultiplexa las celdas ATM, conmuta las celdas a partir de la asignación de otro VPI y VCI
a la salida del Switch ATM y finalmente entrega la celda lista para que la capa física se
encargue de llevarla sobre el medio.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
26
La Capa Física, define las características eléctricas y las interfaces de red, gestiona todos los
aspectos que tienen que ver con la transmisión en función del medio (adaptación de celdas en
tipos apropiados de tramas de acuerdo con el medio físico), realiza la conversión de celdas en
cadenas de bits, realiza la verificación y control de error para asegurar la validez de los datos
en la cabecera, HEC.
Los intercambios de información entre las capas se realizan mediante el uso de protocolos
UNI y NNI, debido a que la comunicación entre las capas de adaptación no se efectúa a través
de los nodos de la red, sino en los extremos.
1.3.5 CALIDAD DE SERVICIO EN REDES ATM:
Es la habilidad de la red ATM para proporcionar un buen servicio a un tráfico de red
seleccionado. Busca medir el desempeño de la conexión y es un evento negociado a largo
plazo de manera bidireccional. La calidad de servicio de una conexión se establece a partir de
un contrato de tráfico que tiene en consideración: Descripción del tráfico y calidad de
servicio pedida.
El operador de red se compromete a alcanzar y/o mejorar la calidad de servicio siempre y
cuando el sistema terminal cumpla con el tráfico negociado. Los acuerdos de calidad de
servicio son estadísticos, no arrojan datos exactos sino aproximaciones de cómo la red espera
comportarse durante la conexión, ello implica que la calidad de servicio solo se puede evaluar
a largo plazo y sobre conexiones con comportamientos similares.
El Descriptor del Tráfico se ajusta a las diferentes categorías del servicio:
CBR (Constant Bit Rate) o rata de bit constante requiere conexiones que solicitan un ancho de
banda fijo durante el tiempo de vida de la conexión. El ancho de banda esta caracterizado por
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
27
la velocidad de celdas pico y es orientado para aplicaciones en tiempo real que no admiten
grandes retardos de tiempo.
VBR (Variable Bit Rate) o velocidad variable de bit no tiene un ancho de banda fijo asignado,
pero garantiza en la conexión una velocidad promedio del tráfico dado por la velocidad de
celdas sostenibles. El tráfico VBR puede hacerse en tiempo real y en tiempo no real
determinando en cada uno de ellos una calidad de servicio diferente. Se implementa para
aplicaciones de voz y video paquetizados y transferencia de datos entre redes LAN
respectivamente.
UVR (Unespecified Bit Rate) sin relación de tiempo real, no ofrecen garantía de calidad de
servicio y no requiere conocimiento previo del tráfico en la red. El usuario admite cualquier
estado de congestión de la red y tolera la pérdida de celdas que se produzca, de ahí su
aplicación en la transferencia interactiva de imágenes, texto y datos (Transacciones bancarias,
verificación de tarjetas de crédito etc.)
AVR (Available Bit Rate) o Velocidad de bit disponible, permiten al sistema asignar
eficientemente el ancho de banda disponible en un momento dado entre las nuevas conexiones
que se presentan. Su mayor aplicación se orienta hacia tráfico con comportamiento no bien
definido, enlaces de supercomputadores, transferencia de datos con bajo retardo como
telecontrol y telemando.
La calidad de servicio pedida se ajusta a parámetros que pueden ser negociables o no
negociables por el operador de red en función del control que este pueda ejercer sobre los
elementos que deterioran la calidad.
Negociables:
Variación pico a pico del retardo de celdas (Peak to Peak CDV)
Máximo Retardo en la trasferencia de celdas (MAX CTD)
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
28
Proporción de celdas perdidas
No Negociables:
Proporción de celdas erradas (CER)
Proporción de bloques de celdas severamente erradas (SECVR)
Rata de mala inserción de celdas (CMR)
1.3.6 PRINCIPIOS DE CONMUTACIÓN:
La conmutación es la capacidad de proveer una conexión entre dos o más puntos, mediante el
cambio de una dirección o camino entrante por otra dirección o camino saliente. La
digitalización de las redes de comunicaciones ha conllevado la migración de la conmutación
del formato análogo al formato digital, la cual básicamente se da en dos modos:
La Conmutación Espacial que encamina toda la información disponible en el puerto de
entrada mediante el establecimiento de un camino eléctrico o físico exclusivo con el puerto
de salida, conexión que finaliza una vez sea transferida la información.
La Conmutación Temporal que separa la información entrante en intervalos de tiempo, y a
diferencia del procedimiento anterior no envía todos los intervalos de tiempo sino que
encamina cada uno de forma individual asignándole otro intervalo de tiempo o posición
temporal a la salida.
Los modos de conmutación y el tipo de información han posicionado las técnicas de
conmutación de circuitos y conmutación de paquetes, así para la voz, que requiere del
establecimiento de un circuito previo al enrutamiento de la información, se ha generado la
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
29
técnica de conmutación de circuitos, conectando dos o más puntos de una red mediante una
conexión eléctrica directa o mediante un camino lógico directo.
La información de datos, con su tecnología de almacenamiento y reenvío (Store and Forward)
luego de la entrega de la información deja la escogencia posterior de la ruta a la
responsabilidad de la central de datos, generando la tecnología de la conmutación de paquetes
en la que se asigna un ancho de banda ajustado a la naturaleza de la información entrante.
Opera bajo el principio de orientación a conexión y orientación a no conexión.
La necesidad creciente de intercambiar datos a mayor velocidad condujo a la Conmutación
Rápida de Paquetes definida como el mecanismo de conmutación de paquetes orientado a la
conexión que envía grandes caudales de información con bajos retardos en paquetes de
longitud pequeña y sencilla formada por la cabecera de tamaño fijo y un componente de
información limitado. Una vez se establece la conexión se asigna un circuito virtual definido
durante el tiempo que esta dure.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
30
CAPITULO 2
CONMUTACIÓN ATM
Conceptualmente las redes ATM son redes de conmutación rápida de paquetes orientada a
conexión. Los nodos de conmutación ATM transportan celdas desde los enlaces entrantes
hasta los salientes usando la información de enrutamiento de las cabeceras de las celdas y la
información que se almacena en cada nodo de conmutación en el momento en que se
establece la conexión.
Un sistema de conmutación ATM se caracteriza por implementar tres funciones básicas; La
primera función es comparable a la conmutación espacial, donde toda la información que
llega a un puerto de entrada es enviada a otro puerto en la salida; La
segunda función es comparable al intercambio de intervalos separados de tiempo que suceden
en una conmutación temporal y finalmente la tercera función tiene que ver con el
almacenamiento de las celdas en colas debido a la posibilidad de que lleguen al mismo tiempo
dos o mas celdas que vayan a la misma salida.
Las dos primeras funciones de un conmutador ATM se ilustran en la siguiente figura:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
31
Ilustración No 11
2.1 DIAGRAMA FUNCIONAL DEL SWITCH ATM:
Aunque la función de un switch ATM es la de conmutar celdas a alta velocidad entre sus
puertos, también realiza funciones de señalización, conmutación, enrutamiento y gestión para
el establecimiento y mantenimiento de las conexiones. Por esta razón se puede especificar un
diagrama de funcionalidades para un switch ATM donde se diferencian módulos de entrada o
IM, módulos de salida u OM, un módulo de control de acceso de conexión o CAC, un módulo
de gestión del switch o SM y finalmente el switch fabric de conmutación de celdas (nombre
genérico del módulo central que efectúa la conmutación de las celdas)
La siguiente gráfica ilustra el diagrama funcional mencionado:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
32
Ilustración No 12
Los módulos de entrada y de salida constituyen los puertos del switch para la dirección en
sentido directo e inverso respectivamente de una conexión ATM, ofrecen conectividad a
diferentes velocidades de las jerarquías de transmisión plesiocrona (PDH) y síncrona (SDH)
A estos puertos se conectan otros switches ATM, routers , servidores, estaciones de trabajo
entre otros. Por tanto poseen conectores para diferentes medios como fibra óptica, cable
coaxial y par de cobre, manejan variedad de velocidades, hardware y software.
Inicialmente en el módulo de entrada se adapta la señal que viene del medio de transmisión en
forma de luz o en códigos de línea –CMI- a señales digitales. Las celdas ATM son
desempaquetadas de la señal SDH utilizada como medio de transmisión implicando una
conversión, recuperación de la señal, procesamiento del encabezado, delineación de celda
entre otras. Una vez realizado esta labor se procede a ejecutar las siguientes funciones sobre
cada una de las celdas ATM:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
33
• Chequea el campo HEC del encabezado de la celda para detectar errores (como celdas mal
insertadas, bits alterados por el enlace físico)
• Extrae los valores VCI y VPI del encabezado de la celda, consulta la tabla de traslación
del switch y actualiza la celda con los nuevos valores VCI y VPI dados por la tabla.
• Determina el puerto de salida del switch usando la misma tabla de traslación para saber
por que puerto la celda debe evacuarse.
• Envía las celdas de señalización al módulo CAC y las celdas de gestión o celdas OAM, al
módulo SM.
• Verifica el cumplimiento del contrato de tráfico
De manera inversa, el módulo de salida realiza el empaquetamiento de las celdas ATM en el
formato de transmisión SDH y convierte el flujo de bits de señal digital a señal óptica o a
señal eléctrica codificada para entregarla al medio de transmisión.
Posteriormente procede a ejecutar las siguientes funciones:
• Calcula el nuevo valor del HEC de cada celda debido al cambio ocurrido en los valores
VCI y VPI y lo actualiza.
• Mezcla dentro del flujo de celdas de datos posibles, celdas de señalización del modulo de
CAC o celdas de gestión o OAM del modulo de SM.
El módulo CAC, encargado de controlar la aceptación de nuevas conexiones, permite
establecer y deshacer las conexiones de los usuarios. Este manejo de solicitudes de conexión
se realiza a través de las celdas de señalización, especificando características del terminal
solicitante, como la dirección del usuario destino y necesidades de ancho de banda entre otras.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
34
Una vez conocidas las necesidades del usuario revisa los recursos del conmutador, como
capacidad de buffer, de conmutación, de ancho de banda en los puertos de salida, circuitos o
caminos virtuales disponibles, garantía de retardo, etc, con el fin de asegurar los
requerimientos del usuario. Si dichos recursos no son suficientes, el CAC rechaza la llamada
y envía un mensaje de rechazo al nodo de donde recibió la solicitud; en caso contrario envía
un mensaje de aceptación y a la vez retransmite la misma celda hacia el nodo siguiente por el
módulo de salida OM. Este proceso es conocido como negociación del “Contrato de Tráfico”
entre el usuario y la red ATM. Una vez aceptada y establecida la conexión, el usuario se
compromete a enviar el tráfico que especificó, la red se compromete a transportarlo y el CAC
se encarga de modificar la conexión y terminarla.
El módulo de Gestión o SM, vigila y controla los enlaces, realiza gestión entre la red y el
usuario, mediciones de recursos, lleva estadísticas, reporta alarmas, realiza mantenimiento de
base de datos y genera la información de tarificación para conexiones conmutadas.
Estas actividades se realizan mediante el cumplimiento de las siguientes tareas de gestión
básicas:
• Gestión de fallas de las conexiones para reenrutar los enlaces caídos.
• Gestión de desempeño del switch gráficamente o por estadísticas.
• Gestión de facturación para el conteo de circuitos virtuales activos y la cantidad de
información transmitida en conexiones conmutadas y permanentes para su posterior
cobro.
• Gestión de seguridad para la preservación intacta de información de la base de datos.
• Gestión de tráfico para evitar la congestión del switch y asegurar el requerimiento de las
conexiones.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
35
El módulo Switch Fabric (nombre genérico del bloque que realiza la conmutación en si) se
implementa en cinco topologías diferentes:
Memoria Compartida:
Ilustración No 13
En el Switch Fabric de memoria compartida, las celdas que llegan a los puertos de entrada son
convertidas de formato serial a paralelo y guardadas secuencialmente en una memoria común,
la cual tiene doble puerto de acceso, uno para la entrada y otro para la salida de celdas. Un
controlador central decide el orden en el cual las celdas son sacadas de la memoria y
selecciona las celdas destinadas a cada salida, según los valores VPI y VCI que contiene cada
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
36
una. Finalmente las celdas son distribuidas a los puertos de salidas con ayuda de un
demultiplexor donde son convertidos de nuevo de formato paralelo a un tren de bits serial.
En este caso la memoria es un buffer común de salida (compartido por todos los puertos de
salida), característica que le ofrece la ventaja del manejo de gran trafico por ráfagas sobre un
puerto de entrada, en cualquier momento sin perder celdas. La velocidad de operación de la
memoria debe ser N veces mas rápida que la del puerto, siendo N el numero de puertos y V la
velocidad por puerto. Adicionalmente el controlador debe procesar los encabezados de las
celdas a la misma velocidad (V*N) haciendo que la capacidad de conmutación sea un poco
limitada (hasta 2Gbps).
Un ejemplo de estos switches son el switch GCNS-2000 de AT&T, el switch de workgroup
VIVID de Newbridge y el CBX500 de Newbridge.
Medio Compartido:
Ilustración No 14
En este caso las celdas se conmutan usando un medio compartido como un bus o un anillo o
bus doble. La implementación mas común es el BUS TDM o Bus multiplexado por división
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
37
de tiempo, en el cual las celdas son enviadas secuencialmente sobre el bus con la ayuda de un
arbitrador de bus central que asigna un Slot o ranura de tiempo a cada puerto de entrada,
asegurando que solamente una celda se introduzca sobre el bus en cada instante de tiempo. A
la salida del bus, cada puerto esta precedido por un filtro de dirección, el cual deja pasar solo
las celdas que se dirijan hacia dicho puerto, usando el valor VPI y VCI de cada celda.
Posteriormente las celdas se almacenan en un buffer FIFO, para su salida final por la interfaz
física del puerto, (siendo un buffer por cada puerto de salida).
Debido a que la implementación de los puertos de salida se hace en forma modular, su
construcción es sencilla. Filtros y buffers deben trabajar al menos a N*V celdas por segundo
para evitar la eliminación de celdas, sin embargo ofrecen mayor capacidad de conmutación
(hasta 3Gbps).
Como ejemplo de estos switches están: El switch PARIS Y PLANET de IBM, el ATOMNET
de NEC y el ASX200/1000 de Fore Systems.
Bus Matrix:
Esta topología es una versión mejorada de la anterior, ya que en lugar de ser un bus para todos
los puertos de entrada existe un bus para cada uno de ellos, disminuyendo los requerimientos
de velocidad del bus y aumentando la capacidad de conmutación del switch.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
38
Crossbar Mono Etapa:
Ilustración No 15
Un switch crossbar monoetapa de N puertos de entrada y N de salida es una matriz cuadrada
N*N de puntos, en la cual se conectan las entradas con las salidas mediante la selección de un
cruce determinado.
Cada punto de cruce tiene dos estados posibles: Cross (cruce) o Bar (barrera). Una conexión
entre el puerto de entrada “i” y el de salida “j” se establece seleccionando el punto de cruce
(i,j) del switch. Así, cada entrada se puede conectar con cualquier salida y cada salida tiene al
menos una entrada.
Esta topología no presenta bloqueo de celdas a la entrada, sin embargo cuando dos celdas de
entrada van al mismo puerto de salida, se presenta interferencia que puede ser solucionada
con técnicas de buffers a la entrada. Aunque su arquitectura es sencilla, esta topología se
vuelve un poco inmanejable al conectar un gran número de puertos en una sola etapa de
conmutación.
Crossbar Multi Etapa:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
39
Un ejemplo muy común de esta topología es el switch Banyan, que efectúa la conmutación
por medio de sencillos elementos de conmutación y las celdas son enrutadas en forma
paralela. Todos sus elementos operan a la misma velocidad permitiendo construir switches en
forma modular. Esta topología presenta bloqueo interno es decir que dos mensajes pueden
interferir internamente aun cuando se dirijan a diferentes salidas. Esto se evita al organizar las
celdas entrantes antes de entrar a la red de Banyan mediante un Batcher o clasificador y
ordenador de celdas. Sin embargo esto no soluciona el bloqueo cuando dos celdas se dirigen
al mismo puerto de salida, por lo que se acude a colocar buffers en la entrada de la red
Batcher.
2.2 DEFINICIÓN DE LA ARQUITECTURA DE UN CONMUTADOR
ATM
Para el diseño de un conmutador se deben tener en cuenta los siguientes criterios:
Técnicas de conmutación • Enrutamiento por camino prefijado
• Autoenrutamiento
Modos de transferencia interna • Monointervalo
• Multiintervalo
Mecanismos de conmutación • Memoria Compartida
• Medio Compartido
• Crossbar
Disposición del Buffer • Entrada
• Salida
• Centro
TABLA No 2: Criterios para el diseño de un conmutador
Una diferencia fundamental de arquitectura de un conmutador, consiste en si se define o no un
camino para una conexión desde el momento de su establecimiento hasta su liberación.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
40
El método de enrutamiento por camino prefijado selecciona y fija un camino de conmutación
con suficiente ancho de banda disponible, durante el establecimiento de la conexión. Este
camino se deshace y se libera una vez la comunicación termine.
El método de enrutamiento requiere en cambio encontrar individualmente para cada celda un
camino que le identifique el puerto de salida del destino, información incluida en el
encabezado de la celda). Este método implica que cada celda viaje dentro de la red de
conmutación por múltiples trayectos, lo cual tendrá implicaciones como la reducción de la
rata de bit interna, la desorganización del arribo de celdas al puerto de salida entre otras.
Hay dos formas para realizar la transferencia interna de celdas. La primera hace referencia a
la conmutación de cada celda como un paquete completo, o Transferencia Monointervalo, y la
segunda, o Transmisión Multiintervalo, se efectúa al dividir la celda en intervalos menores
que son transmitidos sucesivamente.
Si dos celdas ATM llegan al mismo tiempo a dos entradas de un conmutador y deben
enrutarse hacia una misma salida, una de ellas debe hacer cola. Esta se puede ubicar a la
entrada, la salida o en el interior del conmutador del conmutador, dependiendo de la
arquitectura de este y de la rata de bit interna requerida.
En el primer caso se dispone de un buffer (FIFO) para cada entrada, para almacenar las celdas
que llegan. Allí permanecen hasta que la lógica de arbitramiento lo determine y cuando esto
sucede se hace la transferencia de la cola a la respectiva salida. El buffer a la entrada causa
degradación en el caudal, efecto conocido como Head of Line, sin embargo existen maneras
para poder evitarlo.
En el segundo caso el buffer esta ubicado en cada salida permitiendo el almacenamiento de
múltiples celdas que llegan simultáneamente de varias entradas. Esta ubicación del buffer no
requiere de arbitramiento. Sin embargo los buffers requeridos deben ser de mayor tamaño que
en el caso de la cola a la entrada, pero el caudal se mantiene sin importar las condiciones de
tráfico.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
41
Finalmente, cuando las colas están ubicadas en el centro, se hace necesario un buffer
compartido por todas las entradas y las salidas. Cada celda entrante se almacena en el buffer y
desde ahí, cada salida selecciona las celdas que están destinadas a ellas, haciendo necesario un
control complejo. La lectura y escritura del buffer se hace de forma aleatoria.
Para finalizar se definen los mecanismos de conmutación, los cuales describen las diferentes
arquitecturas para llevar a cabo la función de conmutación como tal. Estos son CrossBar,
Memoria Compartida y Medio Compartido. Estas topologías fueron explicadas al describir el
diagrama funcional de un Switch ATM.
2.3 REQUERIMENTOS DE UN CONMUTADOR ATM La diversa naturaleza de los servicios que ofrecen las redes ATM, (voz, datos y video de alta
calidad), implica la exigencia de diferentes requisitos por parte de cada uno de ellos. Estos
requisitos son muy importantes para la implementación de un conmutador. La rata de bit
(desde unos pocos Kbps hasta cientos de Mbps), comportamiento en el tiempo (rata de bit
constante o variable), transparencia semántica (rata de perdida de celdas, rata de error de bit),
y transparencia de tiempo (retardo, jitter).
La capacidad y rendimiento del conmutador es evaluada a partir de los siguientes
requerimientos de los servicios:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
42
Parámetros Requerimientos
Rata de bit de servicio 150 Mbps
Densidad de trafico por enlace 0.8 Erlang
Numero de enlaces externos Varios miles
Bloqueo de conexión Virtualmente sin bloqueo
Tipos de conexión Punto a punto
Punto a multipunto
Tiempo de establecimiento Pocos milisegundos
Probabilidad de perdida de celda Menor que 10 exp(-10)
Retardo de trasferencia Menor que 0.5 ms
Jitter de retardo Menor que 0.2 ms
TABLA No 3: Requerimientos de un conmutador ATM
El objetivo es poder expandir la red de conmutación desde una baja a una gran capacidad y
que provea alta calidad a las comunicaciones.
Además de los requerimientos de los servicios para evaluar la capacidad de la red de
conmutación, es debido analizar su desempeño o la medida del rendimiento de la red o de la
manera como esta responde a la demanda de los usuarios. Cuatro parámetros lo caracterizan:
Caudal (throughput) y rata de error de bit, Bloqueo de conexión, probabilidad de pérdida o
inserción de celdas, y retardo de conmutación.
• El caudal y la rata de error de bit son dos factores determinados por la tecnología
(CMOS, BICMOS o ECL) y las dimensiones del sistema (topologías).
• El bloqueo de conexión esta determinado por la probabilidad de no encontrar recursos
suficientes entre una entrada y una salida del conmutador que garantice la calidad de la
conexión ya establecida.
• La pérdida de celda se presenta cuando se requiere almacenar simultáneamente un número
de celdas mayor al tamaño del buffer. También es posible que las celdas sean mal
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
43
enrutadas internamente en el conmutador y lleguen erróneamente a otra conexión. Se debe
mantener en un límite la probabilidad de perdida de celda para garantizar la transparencia
semántica.
• El retardo de conmutación o Jitter de retardo es determinante en la transparencia de
tiempo. Sus valores típicos están entre los 100 y los 1000 microsegundos.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
44
CAPITULO 3
RED NACIONAL ATM
Dada la apertura en el sector de las telecomunicaciones vigente desde 1995, los servicios en el
país se prestan en competencia por tres operadores: TELECOM (hoy Colombiana de
Telecomunicaciones SA), Empresa de Telecomunicaciones de Bogota (ETB) y Orbitel; todas
en procura de estar a la vanguardia en la prestación de sus servicios. Sin embargo dada su
robustez, su cobertura y la interconectividad ofrecida a nivel nacional e internacional, se toma
como referente la red ATM de TELECOM para plantear la configuración de la red nacional
de ATM.
3.1 RED NACIONAL ATM TELECOM:
Conformada por dos redes independientes e interconectadas: El Backbone implementado
sobre la plataforma Newbridge (hoy ALCATEL), con equipos SW36170 presenta nodos en
Bogota, Cali, Barranquilla y Medellín; enlazados mediante troncales E3 (34Mbps) en forma
directa mediante fibra óptica y con respaldo de la red nacional de microondas, SDH.
La red complementaria sobre plataforma Lucent (filial de AT&T), con equipos CBX-500,
BSTDX-8000 y SAHARA-600 con nodos en Bogotá, Bucaramanga, Cúcuta, Cartagena,
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
45
Pereira, Manizales e Ibagué, enlazados mediante troncales E1 (2Mbps) sobre fibra óptica y
con el respaldo de la red nacional de microondas.
La empresa tiene actualmente en desarrollo, dada la característica de escalabilidad de la red,
la instalación de 30 nodos secundarios en distintas ciudades del país sobre plataforma
ERICKSON.
NEWBRIDGE
SW 36170
LUCENT
BSTDX8000
LUCENT
CBX500
LUCENT
SAHARA600
Ilustración No 16
Ilustración de equipos
La grafica ilustra la configuración de las redes y su interconexión:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
46
Ilustración No 17
Ilustración No 18
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
47
Ilustración No 19
En Bogotá como nodo local de red, el switch 36170 funciona en CAPITEL (quien maneja la
telefonía local de TELECOM en Bogota y recoge a los usuarios a través de soluciones de
último kilómetro). La interconectividad con la red Newbridge se efectúa con el equipo CBX-
500 que además sirve de elemento de acceso para los sistemas BSTDX-8000 y SAHARA-
600.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
48
3.2 ESPECIFICACIONES TECNICAS DE LOS EQUIPOS CONMUTADORES:
3.2.1 CONMUTADOR MULTISERVICIO LUCENT CBX500
Este conmutador es dentro de la red ATM instalada, el elemento fundamental (GATEWAY
SWITCH), pues no solo interconecta las dos redes si no que además recoge funcionalmente
el BSTDX-8000 y el SAHARA- 600 locales, para integrarlos a la red nacional. Al igual que
los equipos de comunicaciones su construcción es modular permitiendo al operador un alto
nivel de escalabilidad en su implementación, para ajustarse a las necesidades crecientes de
tráfico, con niveles de seguridad convencionales obtenibles mediante configuración
redundante de los elementos determinantes en la funcionalidad del sistema.
3.2.1.1 Los módulos componentes son:
• Módulo SP (Switch Processor), controla el conmutador y la interacción con los múltiples
módulos de los puertos de entrada y salida IOPs.
• Módulo SP Redundante, monitorea la actividad del modulo SP activo (mediante el
Redundancy Manager o Administrador de Redundancia) y toma su lugar en caso de falla,
minimizando los efectos de interrupción.
• Módulos IOPs (Input Output Processor) son los puertos de entrada y salida que se
comunican entre si y con el procesador. Desempeñan operaciones de enlace físico de
datos, multiplexación sobre tróncales externas y enlaces de usuario. Pueden implementar
diferentes protocolos, interfaces y velocidades. Se conectan a la red a través de sus
propios módulos adaptadores.
• Módulos IOA (Input Output Adapters), proporcionan la interfaz adecuada para conectar
la red física con los Puertos de entrada y salida del procesador IOPs.
• Modulo SPA (Switch Processor Adapter), conecta el modulo SP a la red. Por cada SP
existe una tarjeta determinada (Ethernet, PCM etc). Posee conexiones para reloj y alarma.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
49
• Fuentes de energía Ventiladores y Filtros.
Los módulos procesadores y adaptadores se conectan el uno al otro directamente o a través
del Backplane (arreglos de buses para transmisión interior del equipo).
3.2.1.2 Especificaciones Físicas:
• Plataforma modular, escalable, multiservicio (usuarios ATM, Frame Relay, e IP).
• Compuesto por 16 ranuras o slots, las cuales soportan por puerto mas de 64000 nodos por
red (alta densidad por puerto). Lo cual permite el acceso integrado a todos los servicios de
red, soportando virtualmente un ilimitado numero de usuarios.
Backplane de 5Gbps.
• Multiprocesamiento RISC, diseñado para obtener el mayor desempeño y troughput.
• Arquitectura con buffers de 128K para asegurar el más alto nivel de integridad de datos.
• Mas de 96K de memoria adicionales para buffers por modulo I/O para manejo de colas.
• Avanzada administración de tráfico y algoritmo para control de admisión de conexiones
(CAC) con el fin de incrementar el uso del recurso de red y su eficiencia.
• Hardware garantizado para brindar multicast y QoS.
• Redundancia adicional para SP (128 RAM) y fuentes de energía.
• Soporte para servicios ATM (CBR, VBRrt, VBRnrt, ABR/UBR).
• Tres sistemas de reloj para sincronización del equipo y cuatro esquemas de reloj para
sincronización en cada puerto.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
50
3.2.1.3 Arquitectura del CBX500:
El Switch ATM CBX500 suministra 128.000 buffers para almacenamiento de celdas,
adicionales a las suministradas en cada tarjeta de línea.
Su arquitectura se implementa sobre 4 planos en donde se distribuyen la totalidad de los
buffers, cada uno dimensionado en tamano en función de los diferentes requerimientos de
tráfico.
Esta arquitectura implementa un plano para cada una de las 4 clases de servicios, definidas
por ATM Fourum: CBR , rt- VBR, nrt- VBR, ABR\UVR. Los buffers asignados al VBR se
subdividen en 4 grupos para crear 10 distintas clases de calidad de servicio, lo que permite
que las celdas sean transportadas extremo a extremo de la red en uno de los 4 planos
paralelos QoS.
El multi procesador escalable distribuye las funciones claves - senalización y enrutamiento -
a cada módulo de entrada salida. Las interfases se pueden configurar en un rango desde T1\E1
hasta OC-12 \STM-4. Cada módulo I\O a través de su procesador independiente, INTEL i960
RISC puede atender una petición de conexión a la red, sin el esquema de recursos
compartidos, para ofrecer 16.000 conexiones virtuales por módulo I\O es decir 224.000
conexiones virtuales por Switch.
El puerto se considera físico o lógico. La consideración de puerto lógico está asociada al tipo
de servicio que se presta. El físico es el componente de hardware que suministra el acceso a
las celdas en base a las interfases UNI, NNI; además del procesador, dispone de un adaptador
entrada salida (IOA) quien recibe directamente las conexiones ópticas o eléctricas de las
interfases. Del encabezamiento de la celda de entrada compara los identificadores de
trayectoria y circuito virtual contra la tabla de circuitos previamente almacenada y determina
si el circuito debe ser mantenido en la ruta o conmutado. La celda ATM es encolada para ser
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
51
entregada en el Switch Fabric. En el proceso de salida el encabezamiento es evaluado para
determinar la calidad de servicio apropiado, la celda es puesta en cola en el cuadri-plano de
donde es extraída para ser enviada a la salida elegida.
El equipo suministra una conmutación de protección para los módulos I\O: OC-3\ STM-1 y
OC-12\STM-4, que con el equipamiento de tarjetas redundantes de línea garantizan
funcionalidad permanente del enlace.
El control de admisión de llamadas o de conexión (CAC) se implementa mediante algoritmos
en cada módulo I\O, contabiliza la capacidad de ancho de banda disponible, el retardo y la
proyección de celdas perdidas y traslada la carga enlace por enlace mediante un navegador
virtual de red, tecnología de enrutamiento que asegura una conexión extremo a extremo sin
pérdida de datos y coexistiendo todas las clases de servicios.
El Switch CBX500 soporta dos algoritmos para el CAC:
Algoritmo por defecto y Algoritmo personalizado por usuario, ambos algoritmos basados en
el concepto de ancho de banda efectivo. En el instante del establecimiento del circuito se le
asigna un valor a esta y el circuito es aceptado si hay suficiente ancho de banda en el puerto
f’isico para acomodarlo.
El algoritmo por defecto analiza la cola en los puertos de salida y en base al flujo y al análisis
gaussiano de la cola de la arquitectura cuadri-plana asegura una forma conservativa de ancho
de banda. Las mediciones se hacen cada 200 microsegundos lo que permite procesar 5.000
CAC por segundo para cada tarjeta I\O.
El algoritmo personalizado por usuario permite al proveedor de la red asignar el ancho de
banda efectiva en base a una regla predefinida para servicios VBR, nrt, ó, rt, en conexión con
un valor SCR
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
52
BW = SCR * F1*F2.
F1 y F2 son factores de escala que dependen del tipo del puerto y de los rangos SCR. Este
algoritmo no garantiza calidad de servicio, a diferencia del algoritmo por defecto.
Internamente, el switch CBX500 ATM es una matriz de ocho por ocho (8*8), con capacidad
de throughput de 5Gbps y un total de 16 ranuras por chasis. El Switch Fabric se encuentra en
el módulo o tarjeta SP y en el SP redundante, ocupando solo dos de las 16 ranuras. Las
restantes 14 corresponden a los módulos IOMs.
El CBX500 se puede representar como un cuadri plano interconectado (cuatro planos
paralelos) de conmutación, con buffers a la salida, donde se almacenan las celdas después de
ser conmutadas. Su arquitectura es tal que no permite el bloqueo de celdas ni la pérdida de las
mismas.
Cada plano contiene los 8 puertos de entrada con velocidades de 640 Mbps por puerto,
proveyendo una condición de tráfico para cada una de las cuatro clases de calidad de servicio:
Constant Bit Rate (claseA), Real Time Variable Bit Rate (clase B), Non-Real Time Variable
Bit Rate (clase C), Available Bit Rate y Unspecified Bit Rate (clase D).
123
8
640 Mbps
640 Mbps
A
B1-B4
C1-C4
D
Ilustración No 20
(Fuente: Ascend Communications, Inc)
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
53
Esta condición asegura que el trafico ATM sea entregado a través de la red de conmutación
CBX500 con la calidad de servicio apropiada para las diferentes aplicaciones demandadas.
Asigna umbrales que permiten diferenciar entre tráfico entre CLP + 0 y CLP = 1.
Los buffers asignados al CBR tienen un solo umbral mientras que los VBR tienen cuatro
umbrales que permiten asociarles cuatro clases de calidad de servicio (0,1,2,3). En congestión
las celdas con prioridades mas bajas son retiradas primero del circuito.
El tráfico con rata de bit constante es el primero en ser atendido, los demás mediante una
disciplina tipo ventana de 32 ranuras en función de la clase. Esto elimina las variaciones de
retardo en las celdas y el retardo de transferencia de las mismas en el tráfico de mayor interés
(CBR). Las 32 ranuras establecen el peso del servicio y les asigna una arquitectura de colas
dinámicamente en base al ancho de banda equivalente indicado por la función CAC;
garantizando el objetivo de rata de celdas perdidas CLR en función de la clase de servicio.
La arquitectura del CBX500 y el mecanismo de conmutación empleado en el switch fabric
aseguran una óptima gestión de tráfico.
3.2.1.4 Temporización y sincronización.
El conmutador CBX500 puede utilizar dos fuentes de reloj, uno interno suministrado por el
equipo (estrato tres, más o menos 1 ppm) y una fuente externa recuperado de la línea, para
luego ser distribuido a todas las otras interfases a fin de garantizar la sincronización. Un
proceso de conmutación entre ellos garantizará, en el esquema principal y de reserva, la red
sincronizada.
En general un reloj de sincronización primaria es derivado de un sistema de referencia
primario y distribuido a través del bus del sistema (backplane), el reloj de sincronización
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
54
secundaria, tomado de una fuente de referencia secundaria es igualmente distribuido. Con dos
bucles de enganche de fase idénticos (PLL) la referencia designada es enganchada y
distribuida para sincronizar el reloj del sistema. La fuente interna de reloj es de 2.048 Mhz.
3.2.2 CONMUTADOR MULTIPROTOCOLO LUCENT BSTDX8000:
De la misma familia que el CBX-500 pero de contraprestaciones más limitadas en el volumen
de tráfico que puede soportar, esta instalado en ciudades consideradas intermedias
(Bucaramanga, Cartagena y Tunja) y presentan las siguientes especificaciones generales:
• Plataforma modular, escalable, multiservicio (ATM , FR,IP)
• Backplane de 1.2 Gbps
• Módulos, ventiladores y fuentes redundantes.
• Memoria Flash.
• Multiprocesamiento RISC.
• Compuesto por 8 ranuras o slots.
• Contiene un procesador de control (CP) que interactúa con múltiples IOPs,
proporcionándoles gestión y funciones de red en tiempo real.
3.2.3 CONMUTADOR DE ACCESO ATM LUCENT SAHARA600:
Instalado en ciudades consideradas pequeñas, recogen el tráfico de los usuarios con menor
velocidad y ofrece como especificaciones generales:
• Alto desempeño, soportando una amplia variedad de conexiones a través de módulos
intercambiables llamados POD.
• Configuración flexible, en virtud de los POD, de interfases para paquetes, circuitos y
celdas.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
55
• Puertos de administración por consola (PC adosado) y funciones de bucles de prueba
(loopback)
• Redundancia en energía.
• Funciones de administración del sistema mediante procesador en el modulo de control de
interfases ICM
Los conmutadores o switchs desarrollados por Lucent, son todos fabricados por su filial
ASCEND, marca que distingue los equipos.
La integración del Gateway Switch, CBX500, a la red de conmutación ATM (CBX500,
SA600, GX550, BSTDX) y al sistema de gestión de red Navis Core, provee la interconexión
adecuada en la prestación de servicios.
3.3 GESTION DE LA RED LUCENT:
La gestión entendida como: “la acción y efecto de administrar” captura información de la red,
la procesa y toma decisiones hacía ella sobre eventos de mantenimiento, operación y
administración de recursos y servicios de manera integrada flexible y eficiente.
La administración de una red de conmutadores, en términos de puesta en servicio, detección
de problemas, preparación de informes entre otros, se puede realizar de diferentes formas. La
red Lucent de Telecom lo realiza en forma gráfica mediante el sistema de gestión de NMS
(Network Management System).
El sistema de gestión (NMS) está compuesto de una o varias Estaciones de Gestión de Red
SUN con el sistema operativo UNIX Solares, con interfaz gráfica. La plataforma de gestión
instalada en una estación es HP Openview, la base de datos Sybase y la aplicación Navis Core
que interpreta las variables MIB II (base de datos de información de administración) de cada
conmutador Lucent.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
56
Ilustración No 21
El sistema NMS debe estar en continua comunicación con todos y cada uno de los
conmutadores Lucent que hacen parte de la red, por lo que se hace necesario que haya
conectividad IP con el conmutador de puerta de enlace (Gateway Switch), para que a través
de este se logre conexión a los restantes elementos dentro de la red.
Cada conmutador Lucent tiene una dirección IP interna que le permite ser ubicado por el
sistema de gestión de red. La dirección es usada dentro de los paquetes SNMP (protocolo
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
57
Ilustración No 22
La estación requiere una ruta para encontrar la red de direcciones internas de los
conmutadores a través del conmutador de enlace o Gateway Switch. Así mismo el
conmutador de enlace necesita de una ruta estática para enviar los paquetes de gestión al
NMS.
3.3.1 COMPONENETES DE SOFTWARE DEL NMS. El sistema de gestión tiene como componentes:
Sistema operativo UNIX-Solaris con interfaz gráfica; Plataforma de gestión de red HP Open-
view; Base de datos relacionales Sybase; Aplicación de gestión Navis core.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
58
3.3.1.1 Plataforma de Gestión de Red La plataforma de gestión basada en el protocolo de gestión de Internet (SNMP) le permite al
administrador de la red crear mapas de topologías, poblarlos con los objetos de red existentes,
requerir a los objetos información de su estado i-o configuración, monitorear los eventos
sobre la red y controlar el comportamiento de los umbrales.
3.3.1.2 Base de datos relacionales Sybase La base de datos Sybase almacena la totalidad de los parámetros de los conmutadores Lucent,
mediante una estructura organizativa que se extiende desde los aspectos generales de la red
hasta los aspectos puntuales de una conexión lógica.
3.3.1.3 Aplicación Navis Core.
La aplicación Navis Core integrada a la plataforma HP Open View inicia la sesión
desplegando en una ventana el mapa que representa la red de conmutadores Lucent, con el se
pueden configurar los objetos - previa validación del usuario - para bajar el NMS y adicionar
o eliminar elementos en la red.
El conmutador de acceso a la red es gestionado por la aplicación Navis Core y a través de el
son gestionados todos los conmutadores que constituyen la red.
Una de las labores rutinarias de la gestión es la configuración de troncales por parte del
administrador de la red, entendiendo como troncal la conexión de dos conmutadores Lucent,
cuyos puntos finales son los puertos lógicos. A nivel físico la troncal puede establecerse sobre
puertos E1, T1, E3 etc. Existen dos tipos de troncales: Troncales directas (Direct Trunks ) y
Troncales Optimas (Optimin Trunks). La primera conecta los conmutadores mediante un
segmento físico, la segunda a través de una portadora de intercambio (IXC) que puede ser de
tres tipos: Troncal Frame Relay Optima , Troncal ATM Optima y Troncal SMDS Optima.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
59
Ilustración No 23 (Fuente: Ascend Communications, Inc)
A título de ilustración se adiciona la gestión efectuada sobre una troncal E3 del enlace
Bogotá – Cali efectuada el sábado 11 de noviembre de 2003, durante un periodo de 2 horas.
Sin embargo por comodidad, se mostrara solamente lo correspondiente a los 300 primeros
segundos, los datos completos serán anexados en un CD al documento.
Date: 11/11/03 Time: 14:36:55 Object: Port CLOCEN/P1-9-1 End Point: Polling Interval: 4 sec Polling Period: 2 hour Statistic 1: (1) No. Rx Char/Bytes Description: (6.49.1) ATM Physical Port Performance: 7470 E3 Statistic 2: (2) No. Tx Char/Bytes
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
60
Description: (6.49.2) ATM Physical Port Performance: 7470 E3 Statistic 3: Time (sec) Statistic 1 Statistic 2 Statistic 3 Bytes/Second Bytes/Second ------------------------------------------------------------------------------- 0.00 0.000 0.000 ----------- 4.05 183030.156 152876.000 ----------- 8.06 186484.781 158477.672 ----------- 12.07 195170.781 160725.766 ----------- 16.08 167098.094 163067.016 ----------- 20.09 149764.828 151046.906 ----------- 24.10 146776.656 147728.375 ----------- 28.11 149501.391 151126.984 ----------- 32.12 151586.250 151216.016 ----------- 36.13 154137.078 153384.094 ----------- 40.14 150087.469 148355.938 ----------- 44.15 151341.656 151645.609 ----------- 48.16 151399.422 150580.047 ----------- 52.17 160277.281 149253.750 ----------- 56.18 148673.875 150233.578 ----------- 60.19 149058.219 149824.781 ----------- 64.20 158032.906 156763.453 ----------- 68.21 153825.344 155569.000 ----------- 72.22 150181.281 148026.766 ----------- 76.23 150467.297 147692.125 ----------- 80.24 144588.406 146585.203 ----------- 84.33 147541.438 146375.812 ----------- 88.34 144650.438 146144.000 ----------- 92.35 150114.125 151488.656 ----------- 96.36 148540.047 147164.797 ----------- 100.37 151514.297 148251.234 ----------- 104.38 143995.594 147233.984 ----------- 108.39 145421.984 147337.688 ----------- 112.40 143517.688 144825.516 ----------- 116.41 145982.531 147424.359 ----------- 120.42 149026.656 148471.969 ----------- 124.43 146840.875 148122.922 ----------- 128.44 147883.594 150288.422 ----------- 132.45 147288.719 147857.500 ----------- 136.46 151964.250 148606.938 ----------- 140.47 144470.891 147722.469 ----------- 144.48 147032.641 146926.859 ----------- 148.49 157343.531 151279.656 ----------- 152.50 150324.094 150297.672 ----------- 156.51 145236.969 147087.453 ----------- 160.52 146189.469 147921.328 ----------- 164.53 150319.266 150121.094 ----------- 168.54 151124.047 153304.672 ----------- 172.55 149198.906 149238.547 ----------- 176.56 148572.156 150911.984 -----------
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
61
180.57 145919.078 147584.156 ----------- 184.58 147373.766 148721.938 ----------- 188.59 151773.938 147994.125 ----------- 192.60 149453.875 147299.188 ----------- 196.61 154008.047 151113.703 ----------- 200.62 153229.453 150308.656 ----------- 204.63 147518.344 147941.250 ----------- 208.64 164509.672 155666.203 ----------- 212.65 149664.266 151329.109 ----------- 216.66 146363.672 149919.016 ----------- 220.67 149309.750 152138.391 ----------- 224.68 153044.781 153586.750 ----------- 228.69 160663.484 156262.656 ----------- 232.70 148845.609 151715.141 ----------- 236.71 150263.562 151782.844 ----------- 240.72 147352.141 148938.125 ----------- 244.73 144958.250 147125.562 ----------- 248.74 147805.438 147593.859 ----------- 252.75 147674.219 149655.188 ----------- 256.76 149951.156 148180.031 ----------- 260.77 153568.703 151122.922 ----------- 264.78 144652.609 144930.297 ----------- 268.79 144275.109 144737.438 ----------- 272.80 151011.422 148777.641 ----------- 276.81 148900.375 148371.609 ----------- 280.82 154491.797 149600.297 ----------- 284.83 155207.703 145445.297 ----------- 288.84 150379.375 145185.672 ----------- 292.85 145538.141 146635.094 ----------- 296.86 143575.141 144381.594 ----------- 300.87 146116.312 146618.531 -----------
Estos datos estadísticos arrojan el flujo de celdas en ambas direcciones en el enlace citado. no
aporta información estadística de celdas entregadas erróneamente, celdas perdidas, tiempo de
transferencia de celdas ni retardo entre celdas que indiquen comportamiento real del
desempeño de la red.
La grafica revela en esencia la transferencia de celdas en forma bidireccional:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
62
ESTADISTICAS EN FUNCION DEL TIEMPO
100.000.000
150.000.000
200.000.000
250.000.000
300.000.000
350.000.000
400.000.000
TIEMPO
BYTE
S Serie2
Serie1
GRAFICA 0: Estadísticas en función del tiempo.
Serie1: Envío de celdas Bogota – Cali
Serie2: Envío de celdas Cali - Bogota
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
63
CAPITULO 4
SIMULACION DE LA FUNCIONALIDAD DEL CONMUTADOR ATM.
4.1 CONSIDERACIONES:
A partir de la funcionalidad del switch CBX 500, de ASCEND, se propone un modelo para
simular el conmutador, ajustado a las siguientes consideraciones:
1. Acceso de usuario a la red, lo cual determina el empleo de una interfaz UNI (User
Network Interfase), restringiendo el tipo de celdas a celdas de señalización, que
habilitan el establecimiento o no de la conexión y celdas de información asociadas a
las primeras y que se transmitirán solo si hay recurso de red disponible (ancho de
banda).
2. El análisis de la celda se hará sobre el encabezamiento o Header, que contendrá la
información relevante para el proceso de conmutación. Para el efecto se propone como
encabezamiento un arreglo de 8 bits con la siguiente distribución:
b0 b1 b2 b3 b4 b5 b6 b7
b0 Tipo de celda. (1, celda de señalización y 0, celda de información).
b1 - b2 VPI (Indicador de Trayectoria Virtual). Las cuatro combinaciones estarán
asociadas a 4 puertos de entrada (IOM), X, Y, Z, W.
b3 - b4 Tipo de servicio. (11, Constant Bit Rate, 10, Variable Bit Rate Real Time,
01, VBR Not Real Time y 00 Available Bit Rate / Unespecified Bit Rate)
b5 - b6 - b7 VCI (Identificador de Circuito Virtual). Asociado a la conexión de
entrada al conmutador.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
64
3. La tabla de enrutamiento se cargara en forma manual, generándose para efectos del
modelaje mediante un proceso aleatorio, correspondiente a una matriz de 8 por 8, en la
cual se pueden asociar varias combinaciones a un mismo enlace. La formación
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
65
La conmutación se hará en función de la tabla de enrutamiento previamente almacenada
(ajustado a los valores del VCI) y las celdas a la salida se almacenaran en el buffer común de
acuerdo a la calidad de servicio, asociando una distribución del buffer a los cuadriplanos del
Switch (CBR, VBR RT, VBRNRT, ABR/UBR).
En la celda a la salida se reconstruye el encabezamiento modificando los bits correspondientes
al VCI por los valores estipulados en la tabla de enrutamiento.
4.3 DESARROLLO: A partir del modelo planteado, se mostrará inicialmente resultados gráficos y analíticos que
permitirán visualizar el proceso de conmutación, sin tener en cuenta tiempos ni velocidades
para este caso:
Inicialmente se reduce el número de usuarios a cinco, los cuales, como se puede apreciar
empiezan sus secuencias siempre en cero, indicando que las celdas son solamente de
información. Cada usuario es libre de enviar la cantidad de información deseada, sin embargo
para efectos de visualización se restringe el número de celdas enviadas a 2 como máximo.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
66
GRAFICA 1: Secuencias de entrada.
En este caso, cuatro de los usuarios enviaron una celda de información, mientras que el
usuario restante envió dos.
Se realiza inicialmente una primera conmutación correspondiente al contenido VPI (dos bits:
b1 y b2) de cada una de las celdas de los usuarios, determinando así cuatro puertos de entrada
al conmutador: Puerto a, puerto b, puerto c y puerto d. Dicha conmutación se realizó de la
siguiente manera:
Puerto a: Para b1=0 y b2=0
Puerto b: Para b1=0 y b2=1
Puerto c: Para b1=1 y b2=0
Puerto d: Para b1=1 y b2=1
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
67
GRAFICA 2: Puertos de entrada
Donde los datos son los siguientes:
a =
Columns 1 through 17
0 0 0 1 0 1 1 1 0 0 0 1 1 1 1 0 0
Columns 18 through 24
0 0 1 1 1 1 0
b =
0 0 1 0 1 1 1 1
c =
0 1 0 0 1 1 0 0
d =
0 1 1 1 1 1 1 0
TABLA No 4: Datos de puertos de entrada
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
68
Una vez realizada la conmutación VPI y definidos los 4 puertos de entrada, se procede a
realizar la conmutación VCI (correspondiente a los bits b5, b6, b7) a cada una de las celdas en
los puertos descritos Los puertos a*,b*,c*,d* corresponden a los puertos a, b, c, d con el
contenido del VCI de sus celdas ya conmutado.
Para esto fue preciso elaborar una tabla de enrutamiento de manera aleatoria, asignada a cada
posible combinación de tres bits.
Tabla de enrutamiento para este ejercicio:
Posibles combinaciones: Tabla asignada aleatoriamente:
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 1
0 0 0
0 1 0
1 0 1
0 0 1
1 0 1
0 0 0
TABLA No 5: Tabla de enrutamiento
La conmutación resultante:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
69
GRAFICA 3: Puertos de salida Datos: newa =
Columns 1 through 17
0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 1 0
Columns 18 through 24
0 0 1 1 1 0 1
newb =
0 0 1 0 1 0 0 0
newc =
0 1 0 0 1 1 0 1
newd =
0 1 1 1 1 1 0 1
TABLA 7: Datos de puertos de salida
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
70
Para visualizar mejor el proceso de conmutación se muestra este paso para cada uno de los
puertos de entrada.
GRAFICA 4: Conmutación puerto a
GRAFICA 5: Conmutación puerto b
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
71
GRAFICA 6 : Conmutación puerto c
GRAFICA 7 : Conmutación puerto d
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
72
Finalmente se grafica el total del número de celdas recibidas por el conmutador que se esta
trabajando:
GRAFICA 8 : Total de celdas enviadas
Datos:
sumllena =
0 2 2 3 4 5 4 2 0 0 0 1 1 1 1 0
TABLA No 7: Datos envío total de celdas
Finalmente se muestran en forma gráfica los resultados obtenidos para el caso de 10 diez
usuarios que envían una cantidad más grande de información ajustados a variables
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
73
importantes en este proceso como la velocidad de entrada de dicha información y la velocidad
total de operación del conmutador.
Para este ejemplo hemos ajustado la misma velocidad de entrada a cada uno de los 10
usuarios, la cual se mantendrá constante: V = 640 Mbps.
Información enviada por el usuario:
GRAFICA 9 : Secuencias de entrada
Se realiza inicialmente la primera conmutación correspondiente al contenido VPI de cada una
de las celdas de los usuarios, determinando así los cuatro puertos de entrada al conmutador:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
74
La conmutación resultante:
GRAFICA 10 : Puertos de entrada
Debido a que el contenido de información de cada uno de los puertos de entrada es muy
grande, se mostrara solo el contenido del puerto c, ya que este contiene un número no muy
grande de bits.
c =
Columns 1 through 17
0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0
Columns 18 through 34
1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1
Columns 35 through 40
0 1 0 0 1 0
TABLA No 8: Datos de entrada puerto c
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
75
Una vez realizada la conmutación VPI y definidos los 4 puertos de entrada, se procede a
realizar la conmutación VCI (correspondiente a los bits b5, b6, b7) a cada una de las celdas de
dichos puertos resultantes.
Tabla de enrutamiento para este ejercicio:
Posibles combinaciones: Tabla asignada aleatoriamente:
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 1 1
0 1 0
0 0 0
0 0 0
1 1 1
1 1 1
1 1 0
1 1 0
TABLA No 9: Enrutamiento
El contenido de los puertos ya conmutados:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
76
GRAFICA 11 : Puertos de salida
Datos: newc =
Columns 1 through 17
0 1 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0
Columns 18 through 34
1 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1
Columns 35 through 40
0 1 0 0 0 0
TABLA No 3: Datos de salida puerto c
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
77
En la siguiente grafica se muestra el proceso de conmutación VCI para los cuatro puertos:
GRAFICA 12 : Conmutación Finalmente se grafica un total del número de celdas recibidas por el conmutador, para este
ejemplo:
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
78
GRAFICA 13: Total de celdas enviadas
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
79
CAPITULO 5
CONCLUSIONES El manejo de las técnicas digitales ha propiciado una revolución total en la industria de las
telecomunicaciones, en donde el intercambio de todo tipo de información (voz, video o datos)
confluye en esencia al proceso de transmisión de datos.
En este proceso, las técnicas de transmisión previamente desarrolladas hasta alcanzar la
elaboración de la jerarquía digital síncrona o S.D.H. con sus mas recientes logros la
multiplexación por longitud de onda, han abierto el campo para la transmisión de datos a
velocidades del orden de los gigabits por segundo, en las cuales los desarrollos de técnicas de
conmutación que permitan la selección de rutas y el intercambio de celdas de datos, resulta
en la tarea complementaria.
La investigación de la conmutación de celdas y el posterior desarrollo de los conmutadores o
enrutadores o swuitches A.T.M. se ha nutrido de los desarrollos básicos de la conmutación
temporal – espacial, en particular de las técnicas de barras cruzadas multietapas, que permiten
alcanzar velocidades de conmutación del orden de 5 gigaceldas por segundo, acordes a las
grandes velocidades que soportan los medios de transmisión.
El tema propuesto y su desarrollo, simulación de la funcionalidad de un conmutador ATM ,
alcanza pleno rigor dentro de los parámetros propuestos, un conmutador cross-bar de una sola
etapa, suficiencia de recursos de almacenamiento que impidan el bloqueo, disponibilidad de
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
80
ancho de banda aunque de valor finito, puertos de entrada salida limitados y cantidad de
información variable a ser transporta por la red.
La utilización de MATLAB 6.5 como herramienta de desarrollo permitió la simulación de la
funcionalidad del conmutador y su análisis apoyado en los recursos gráficos que facilitan la
visualización del proceso etapa por etapa hasta alcanzar una condición real al permitir
velocidades de acceso de 640 megabits por segundo por puerto, para una capacidad de
conmutación cercana a los 2.5Gbps, valor cercano a la del conmutador CBX 500 tomado
como referencia.
La misma herramienta suministra facilidades para adelantar eventos de gestión, que aunque
no es el objetivo propuesto, complementa el logro obtenido al permitir la evaluación analítica
y gráfica de la totalidad de las celdas conmutadas para realizar la evaluación comparativa con
el conmutador real en funcionamiento en la red A.T.M. de TELECOM., del cual, como puede
apreciarse de la prueba consignada en el tres se obtiene la cantidad de celdas transferidas (en
cada dirección de transmisión) por intervalos de tiempo predefinidos y durante el tiempo que
se programe la prueba. capitulo El programa de gestión de la red A.T.M. en TELECOM es el
recurso que permite visualizar la red aún a nivel de elemento, evalúa la calidad de la
transmisión en la red ( mediante la aplicación de la recomendación G-821) pero no entra al
detalle del análisis de la conmutación A.T.M. (celdas perdidas, celdas equivocadamente
transferidas, retardo de entrega, máximo retardo entre celdas etc.) tal ves por la disponibilidad
de recursos asignados a la red que le permiten operar con suficiencia sin ocasionar congestión
y garantizando la calidad de servicio contratada por el usuario. Esta misma apreciación se
aplica a la simulación propuesta, razón por la cual la calidad de servicio se restringe a la
asignación de celdas en el recurso de memoria en cantidad suficiente y asociados a cada
cuadriplano relacionado con QoS.
El análisis de celdas conmutadas hecho para la simulación propuesta y su grafica
correspondiente difiere de la obtenida en funcionamiento real por el conmutador de
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
81
TELECOM, en razón a la velocidad variable con que llegan los datos del usuario, velocidad
que para efectos de la simulación propuesta se han tomado como constantes para cada uno.
La evolución de la red A.T.M. se perfila como la de mayor proyección en la década presente,
por la facilidad de acoger en su desarrollo todos los logros de transmisión actuales, Frame
Relay, voz sobre IP para lo cual ya están implementadas y en funcionamiento las interfases
correspondientes y por potenciar fundamentalmente la implementación de la Red Digital de
Servicios Integrados de Banda Ancha o I.S.D.N B.B.
Quedan inquietudes en el campo académico de incursionar en variados tópicos alrededor de
A.T.M., interfases NNI, interfases para Frame Relay, interfases para VOIP y los procesos de
gestión que como máximo logro permiten controlar plenamente la funcionalidad de las redes
de telecomunicaciones en el mundo.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
83
BIBLIOGRAFIA [1] William Stalling. “Data and Computer Communications,” 6th ed, Ed: Prentice Hall, 2000,
pp. 26, 327-346.
[2] ITEC TELECOM. “ATM. Orientación al servicio,” (Documentos Vicepresidencia
Técnica Operativa-División de Mantenimiento Nacional).
[3] Fernando Augusto Rovira Díaz.”Red ATM de TELECOM. Descripción de equipos en la
red,” (Vicepresidencia Técnico Operativa-División de Mantenimiento Nacional).
[4] NEWBRIDGE. “TDM, Frame Relay y ATM”
[5] Lucent Technologies. “Software Release Notice for CBX 500 Switch Software Release
04.00.02.00,” 1999.
[6] Lucent Technologies. Bell Labs Innovations “Network Management Station Installation
Guide” 1999.
[7] Ascend Communications, Inc. “Switch CBX500,” 1997.
[8] Ascend Communications, Inc. “Switch B-STDX 8000/9000,” 1998.
[9] Laxman H. Sahasrabuddhe and Biswanath Mukherjee. “Multicast Routing Algorithms and
Protocols: A Tutorial,” IEEE Network January/February 2000. University of California.
[10] Shigang Chen and Klara Nahrstedt. “An Overview of Qulity of Service Routing for
Next-Generation High-Speed Networks: Problems and Solutions,” IEEE Network
November/December, 1998. University of Illinois at Urbana-Champaign.
[11] Yuan-Cheng Lai and Ying-Dar Lin. “Interoperability of EFCI and ER Switches for
AVR Services in ATM Network,” IEEE Network January/February 1998. National Chiao
Tung University.
[12] Prabhat kumar and Leandros Tassiulas. “Mobile Multi-user ATM Platforms:
Architectures, Design Issues, and Challenges. IEEE Network March/April 2000.
University of Maryland.
[13] Alexander Forero. “ Desarrollo de un Simulador para un Conmutador ATM,” Tesis
Universidad de Los Andes. 2001.
IEL1-03-II-06 UNIVERSIDAD DE LOS ANDES INGENIERIA ELECTRICA
ANALISIS Y SIMULACIÓN DE UN CONMUTADOR ATM
84
[14] Francisco J Acero. “Desempeño de Aplicaciones en una Res ATM,” Tesis Universidad
de Los Andes. 1998.
[15] “Desarrollo de ATM en el mundo solución adecuada cualitativa y cuantitativamente a
las necesidades actuales y futuras,” Bárbara E. Loreto Bello.
http://neutron.ing.ucv.ve/revistae/No4/ATM_MUNDO.html
[16] Forums de ATM http://www.forumsatm.com