Maria Guadalupe Macedo HernandezMatricula: 200368

Estándar IEEE 1284

El estándar IEEE Std.1284-1994 (Standard Signaling Method for a Bi-directional Parallel Peripheral Interface for Personal Computers, Estándar del Método de Señalización para una Interfase Paralela Bidireccional Periférica para Computadoras Personales), provee de una comunicación de alta velocidad y bidireccional entre un PC y un dispositivo externo que puede comunicarse 50 o 100 veces más rápido que con el puerto paralelo original; además de ser totalmente compatible con los periféricos, impresoras y software que existían previamente y fue aprobado para su publicación en marzo de 1994.

El estándar 1284 define 5 modos de transferencia de datos. Cada modo proporciona un método de transferencia de datos hacia el exterior (PC a periférico), hacia el interior (periférico a PC) o bidireccional (dúplex).

Los modos definidos son:

Sólo hacia el exterior: modo de compatibilidad "centronics" o modo estándar. Sólo hacia el interior: Modo nibble, 4 bits a un tiempo empleando las líneas de estado para datos. Modo byte, 8 bits a un tiempo empleando líneas de datos, a veces referido como puerto

bidireccional. Este modo sólo lo soportan los ordenadores de IBM (PS/2). Bidireccional:

o EPP (Enhaced Parallel Port), empleado por periféricos como CD-ROM, cintas, discos duros, adaptadores de red, etc.

o ECP (Extended Capability Port), empleado por la nueva generación de impresoras y scanners.

Todos los puertos paralelos pueden implementar un enlace bidireccional empleando los modos "compatible" y "nibble" para transferencia de datos. El modo byte puede ser empleado por el 25% de los puertos paralelos (aproximadamente). Estos tres modos hacen uso intensivo del software para la transferencia y limitan ésta a ratios de 50 a 100 Kbytes por segundo.

Los modos EPP y ECP están siendo implementados en la mayoría de los últimos controladores de E/S. Estos modos emplean hardware para asistir la transferencia de datos. Por ejemplo, en el modo EPP un byte de datos puede ser transferido al periférico con una simple instrucción OUT. El controlador de E/S se encarga de gestionar toda la transferencia.

En conjunto, el estándar 1284 proporciona lo siguiente:

* 5 modos de operación para transferencia de datos. * Un método para determinar por parte del periférico y el controlador los modos soportados y

negociar el modo requerido. * Las interfaces físicas (cables y conectores). * La interfaz eléctrica (conductores, receptores, terminaciones e impedancia).

Modo EPP

El protocolo de puerto paralelo mejorado (EPP) fue originalmente desarrollado por Intel, Xircom y Zenith Data Systems, como una forma de proporcionar un enlace por puerto paralelo de alto rendimiento que pudiera seguir siendo compatible con el puerto paralelo estándar.

Este protocolo compatible fue implementado por Intel en el chipset 386SL (chip I/O 82360). Esto sucedió antes del establecimiento del comité IEE 1284 y que los estándar asociados funcionasen.

El protocolo EPP ofrece muchas ventajas a los periféricos que lo utilicen y fue rápidamente adoptado por muchos como un método opcional de transferencia de datos. Una gran asociación de 80 empresas interesadas fue formada para desarrollar y promover el protocolo EPP. Esta asociación se denominó el comité EPP y fue el instrumento empleado para adoptar este protocolo como uno de los modos avanzados del IEE 1284.

Desde que los primeros puertos con capacidad EPP estuvieron disponibles antes del lanzamiento del estándar 1284, hay una pequeña desviación entre las primeras versiones (pre-1284 EPP) y el protocolo definitivo. Esto será aclarado más tarde.

El protocolo EPP proporciona cuatro tipos de ciclos de transferencia:

Ciclo de escritura de datos. Ciclo de lectura de datos. Ciclo de escritura de dirección. Ciclo de lectura de dirección.

Los ciclos de datos pretenden ser empleados para transferir datos entre el ordenador y el periférico. Los ciclos de dirección deben ser empleados para pasar direcciones, canales, o comandos e información de control. Estos ciclos pueden verse como dos ciclos diferentes de datos. El desarrollador debe emplear y manejar las direcciones/datos de forma que el método tenga sentido para el diseño en particular. La siguiente tabla describe las señales EPP y sus asociadas señales SPP:

Tabla 1 ? Definición de señales EPP

SPP Señal EPP Nombre de señal

In/Out Descripción de señal EPP

NSTROBE nWRITE Out Activa a nivel bajo indica una operación de escritura, a nivel alto indica un ciclo de lectura.

NAUTOFEED nDATASTB Out Activa a nivel bajo indica que hay una operación de lectura/escritura de datos en proceso.

nSELECTIN nADDRSTB Out Activa a nivel bajo indica que hay una operación de

lectura/escritura de dirección en proceso.

nINIT nRESET Out Activa a nivel bajo indica inicialización (reset) del periférico.

nACK nINTR In Periférico interrumpido. Empleada para generar una interrupción al ordenador.

BUSY nWAIT In

Señal de espera. Cuando esta a nivel bajo indica que se está preparado para comenzar un ciclo, cuando está a nivel alto indica que se está preparado para finalizar un ciclo.

D[8:1] AD[8:1] Bi-Di Líneas bidireccionales de dirección/datos.

PE Definido por usuario

In Puede ser empleada de forma diferente por cada periférico.

SELECT Definido por usuario

In Puede ser empleada de forma diferente por cada periférico.

NERROR Definido por usuario

In Puede ser empleada de forma diferente por cada periférico.

Fases de un ciclo de escritura de datos:

1. El programa ejecuta un ciclo de escritura de e/s al puerto 4 (Puerto de datos EPP). 2. La línea nWrite es activada y los datos son sacados al puerto paralelo. 3. El dato strobe es activado, mientras que nWAIT es desactivado. 4. El puerto espera el reconocimiento del periférico (nWAIT desactivado). 5. El dato strobe es desactivado y el ciclo EPP finaliza. 6. El ciclo de E/S ISA finaliza. 7. NWAIT es desactivado para indicar que el próximo ciclo puede comenzar.

Una de las más importantes características a resaltar es que la transferencia de datos ocurre sin el ciclo ISA de e/s. La consecuencia es que empleando el protocolo EPP un sistema puede alcanzar ratios desde 500K a 2M bytes por segundo. En estas condiciones, un periférico por puerto paralelo puede operar a los mismos niveles de rendimiento que una tarjeta ISA equivalente. La habilidad para alcanzar este nivel de rendimiento de un puerto paralelo es una de las mayores ventajas del protocolo EPP.

Con señales de control, la transferencia puede suceder a la velocidad más lenta de las interfaces, los adaptadores de red o los dispositivos periféricos. Esta propiedad de adaptación a la velocidad es transparente tanto para el ordenador como para el periférico. Todos los modos de transferencia del 1284 están implementados con señales de control.

Como se mencionó anteriormente, los dispositivos EPP pre-12844 se desviaron del protocolo 1284. Al principio del ciclo, nDataStrobe o nAddrStrobe deberían conceder prioridad al estado de la señal nWAIT. Esto significa que el periférico no puede mantener cerrado el comienzo del ciclo manteniendo nWAIT desactivado. Esto es denominado en la mayoría de las ocasiones como EPP 1.7, en referencia a la versión 1.7 de Xircom. Esta es la versión que Intel implementó en el original controlador de e/s 82360. Un periférico compatible 1284 EPP trabajará correctamente con un

adaptador EPP 1.7, pero un periférico EPP 1.7 puede no operar correctamente con una interfaz 1284.

Composición del registro EPP

La visión más simple a nivel de software del EPP es que es una extensión de las definiciones del registro estándar para puerto paralelo. A grosso modo el SPP consiste en tres registros, que parten de la dirección del puerto base estándar: Puerto de datos, puerto de estado, y puerto de control. La mayoría de las implementaciones EPP expanden esto para emplear puertos no definidos por el SPP. Vea la tabla 2.

Tabla 2 Composición de Registros EPP

Nombre del puerto

Offset Modo Lectura / Escritura

Descripción

SPP Puerto de datos

+0 SPP / EPP

E Puerto estándar SPP. Sin autocontrol.

SPP Puerto de estado

+1 SPP / EPP

L Lectura de las líneas de estado procedentes del interfaz.

SPP Puerto de control

+2 SPP / EPP

E Posiciona el estado de las líneas de control de salida.

EPP Puerto de dirección

+3 EPP L/E Genera un ciclo de lectura o escritura de dirección controlada.

EPP Puerto de datos

+4 EPP L/E Genera un ciclo de lectura o escritura de datos controlada.

No definido +5 a +7

EPP N/A Empleado de forma diferente según la implementación. Puede ser usada para E/S de 16 o 32 bits.

Generando una simple instrucción de escritura a E/S hacia "dirección base + 4", el controlador EPP generará las señales de control necesarias y esperas para transferir el dato empleando un ciclo de escritura EPP. Las instrucciones de E/S a las direcciones base, puertos 0 a 2, causarán el mismo efecto que en un puerto estándar paralelo. Esto garantiza compatibilidad con el puerto paralelo estándar y sus periféricos. Los ciclos de dirección son generados cuando las operaciones de lectura o escritura a E/S son a "dirección base + 3".

Modo ECP

Este modo es muy similar al EPP. La mayor diferencia es que emplea compresión de datos mediante algoritmo RLE, por lo que se hace ideal para la comunicación con impresoras láser y scanners.

No entraremos a detallar este modo, ya que no es muy empleado salvo en los mencionados periféricos.

Negociación del modo 1284 a emplear

Los periféricos no tienen porqué implementar todos los modos de transferencia. Por tanto, se necesita un método para determinar las posibilidades del periférico conectado y una forma de situarlo en uno de esos modos.

El concepto de negociación fue desarrollado para esta necesidad. La negociación es una secuencia de eventos en la interfaz del puerto paralelo que no influyen en antiguos dispositivos, pero proporcionan la posibilidad de identificar un periférico 1284 y que este responda para poder situarlo en un modo soportado.

Durante la fase de negociación, el ordenador hace una llamada en las líneas de datos y comienza la secuencia de negociación. La llamada puede ser para colocar el interfaz en un modo particular, o para preguntar al dispositivo su identificación. Los identificativos serán tratados más tarde.

El byte de extensión es empleado durante la negociación para situar al periférico en un determinado modo de transferencia, o para pedir que el periférico mande su identificativo y así permitir identificar el tipo de periférico conectado. El identificativo puede ser retornado en cualquier modo de canal inverso que no sea el EPP. La tabla 3 describe el byte de extensión y sus posibles valores. Un nivel alto (Xflag) es empleado por el periférico para dar conocimiento de que el modo solicitado está disponible. El nivel debe estar siempre alto como conocimiento afirmativo para todas las peticiones salvo para el modo Nibble de canal inverso. Todos los dispositivos compatibles 1284 deben soportar el modo Nibble de canal inverso. La petición de enlace extendido es empleada para proporcionar una forma de futura expansión y adicionales nuevos modos de operación y características.

Tabla 3 ? Valores del byte de extensión

Bit Descripción Valores válidos de Bit (8765 4321)

8 Petición de enlace extendido 1000 0000

7 Petición de modo EPP 0100 0000

6 Petición de modo ECP con RLE 0011 0000

5 Petición de modo ECP sin RLE 0001 0000

4 Reservado 0000 1000

3 Petición de identificativo

Retorno de datos empleando:

Modo Nibble 0000 0100 Modo Byte 0000 0101 Modo ECP sin RLE 0001 0100 Modo ECP con RLE 0011 0100

2 Reservado 0000 0010

1 Modo Byte 0000 0001

- Modo Nibble 0000 0000

Fases de la negociación 1284:

1. El ordenador sitúa el byte de extensión pedido en las líneas de datos. 2. El ordenador entonces sitúa nSelectIn a nivel alto y nAutoFeed bajo para indicar una

secuencia de negociación. 3. Un periférico 1284 responde situando nAck bajo, y nError, PE y Select alto. Un periférico

no-1284 no respondería. 4. El ordenador situa nStrobe bajo. Esto es empleado para introducir el byte de extensión en el

periférico. 5. El ordenador entonces coloca nStrobe y nAutoFeed a nivel alto para señalar al periférico

que lo reconoce como un dispositivo 1284. 6. El periférico responde situando PE a nivel bajo, nError bajo si posee un canal de datos

reversible disponble, y Select alto si el modo pedido está disponible, o Select bajo si el modo requerido no está disponible.

7. El periférico ahora activa nAck a nivel alto para indicar que la secuencia de negociación ha finalizado y las líneas de señal están situadas de forma compatible con el modo requerido.

Conectores

El estándar identifica tres tipos de conectores para el interfaz 1284:

1284 Tipo A: 25 pin DB25. 1284 Tipo B: 36 conductor, .085 (conector champ). 1284 Tipo C: 36 conductor, .050 (conector mini).