esquemas de interrupción. objetivo: ahorrarle al procesador la espera activa. ¿como?: el...
TRANSCRIPT
![Page 1: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/1.jpg)
Esquemas de Interrupción
![Page 2: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/2.jpg)
Objetivo: Ahorrarle al procesador la espera activa.
¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención
Procesador
Int
Controlador
Intrq
rutina
![Page 3: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/3.jpg)
¿Qué ocurre cuando más de un dispositivo requiere en el mismo instante la atención del procesador?
¡Fácil!. Se le ponen más entradas de interrupción al procesador
PROCESADOR
INT1
INT2
INT3
1
2
3
I2
I1
I3
![Page 4: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/4.jpg)
De nuevo el espacio físico es limitado.
Más de un dispositivo debe compartir la línea de interrupción.
AckPROCE SADOR
INT1
2
3
I2
I3
I1
¿Quién fue?
![Page 5: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/5.jpg)
Esquema por consulta
Procesador BUS
INT
Int ack
1 2 31
2
3
int
??
?
El procesador busca dispositivo a dispositivo al autor de la petición
Ciclo de reconocimiento de interrupciones
+ prioridades -
![Page 6: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/6.jpg)
Esquema vectorial:
Procesador BUS
Ack
INT
1 2 3
Los dispositivos se las arreglan para enviarle al procesador un identificador
Ciclo de reconocimiento de interrupciones
Daisy Chain
+ prioridades -
![Page 7: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/7.jpg)
Esquema de interrupciones del 8086
BusPROCESADOR
INT
1
2
3
Controlador de interrupciones
Vectorizado. Uso de un controlador de interrupciones
Gestiona
vectorizaciónGestiona
Prioridades
![Page 8: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/8.jpg)
Interrupciones- excepciones• Interrupciones: externas
– Enmascarables (IF)– No enmascarables
• Excepciones: fallos internos, INT nº– Faults: antes de la ejecución inst. actual
• Ej. fallo de página– Traps: después de la ejecución inst. actual
• Ej. Div/0– Abort: fallo no relacionado con inst.
• Tabla de vectores• Punteros a la rutina de atención
– Modo Real: 4 bytes• Segmento de Código• Desplazamiento
– Modo Protegido• Interrupt Descriptor Table (IDTR)
– 256 entrada• No enmascarable: 2• INT nº• Enmascarable: ciclo de reconocimiento de interrupció
![Page 9: Esquemas de Interrupción. Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención](https://reader036.vdocumento.com/reader036/viewer/2022083010/5665b45a1a28abb57c90cf21/html5/thumbnails/9.jpg)
Vec 1 (4 bytes)
Vec 2 (4 bytes)
Vec 3 (4 bytes)
Vec 4 (4 bytes)
Vec 5 (4 bytes)
...
Vec 6 (4 bytes)
BusPROCESADOR
INT
1
2
3
Controlador de interrupciones
Vector de interrupciones: 256 entradas
Dirección de la rutina de atención a la interrupción