TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
1UPM-DIE ©
TEMA 8SISTEMAS DIGITALES
TEMA 8TEMA 8SISTEMAS DIGITALESSISTEMAS DIGITALES
Parte 1. ESTADOS LÓGICOS Y PUERTAS LÓGICASParte 1. ESTADOS LÓGICOS Y PUERTAS LÓGICAS
Parte 2. FUNCIONES LÓGICAS Y MAPAS DE KARNAUGHParte 2. FUNCIONES LÓGICAS Y MAPAS DE KARNAUGH
Parte 3. SISTEMAS DE NUMERACIÓNParte 3. SISTEMAS DE NUMERACIÓN
Parte 4. BLOQUES FUNCIONALESParte 4. BLOQUES FUNCIONALES
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
2UPM-DIE ©
IntroducciónIntroducciónUna seseññal digitalal digital puede tomar un valor entre un número finito de valores o estadosUna seseññal analal analóógicagica puede tomar un número infinito de valores
Mundo real es un mundo analógico. ¿Por qué usar SISTEMAS DIGITALES? Porque nos dan
Capacidad para manejar gran cantidad de informaciónFácil de transmitirMuy inmune al ruido
Gran desarrollo de la tecnología: CI (integran millones de transistores)Microprocesadores: Gran capacidad de cálculo
ALTA
MEDIA
BAJA
Temperaturahabitación
Discretización de una señal analógica
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
3UPM-DIE ©
PARTE 1ESTADOS LÓGICOS YPUERTAS LÓGICAS
PARTE 1PARTE 1ESTADOS LESTADOS LÓÓGICOS YGICOS YPUERTAS LPUERTAS LÓÓGICASGICAS
Estados lógicosEstados lógicos
Puertas lógicasPuertas lógicas
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
4UPM-DIE ©
Estados lógicosEstados lógicosSe consideran variables que únicamente tienen dos posibles estados (valores BINARIOS)
Se consideran variables que Se consideran variables que úúnicamente tienen dos posibles estados nicamente tienen dos posibles estados (valores BINARIOS)(valores BINARIOS)
En vez de usar términos para los estados, podemos usar símbolos como:
En vez de usar tEn vez de usar téérminos para los rminos para los estados, podemos usar sestados, podemos usar síímbolos como:mbolos como:
CERRADO = ‘1’
ABIERTO = ‘0’
L
III LL
ABIERTOABIERTO APAGADAAPAGADACERRADOCERRADO ENCENDIDAENCENDIDA
Ejemplo: En el circuito existen 2 variables binarias (INTERRUPTOR y LÁMPARA) que tiene cada una 2 posibles estados
TABLA DE VERDAD: Tabla en la que se relacionantodas las variables del sistema
TABLA DE VERDAD: Tabla en la que se relacionanTABLA DE VERDAD: Tabla en la que se relacionantodas las variables del sistematodas las variables del sistema
II LL
0011
0011
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
5UPM-DIE ©
EjemplosEjemplos
L
I1
I2
LI3
I1I2
I2I2 LL
00110011
00111111
I1I1
00001111
L = I1 AND (I2 OR I3)L = I1·(I2+I3)L = I1 AND (I2 OR I3)L = I1·(I2+I3)
I2I2 LL0000111100001111
0000000000111111
I1I10000000011111111
I3I30011001100110011
L = I1 OR I2L = I1 + I2L = I1 OR I2L = I1 + I2
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
6UPM-DIE ©
Álgebra de BooleÁlgebra de Boole
El Álgebra de Boole defineCONSTANTES, VARIABLES y FUNCIONES para describir sistemas binarios.TEOREMAS para manipular expresiones lógicas
HERRAMIENTA PARA SIMPLIFICAR FUNCIONES LÓGICAS Y DISEÑAR CIRCUITOS LÓGICOS
HERRAMIENTA PARA SIMPLIFICAR FUNCIONES LHERRAMIENTA PARA SIMPLIFICAR FUNCIONES LÓÓGICAS Y GICAS Y DISEDISEÑÑAR CIRCUITOS LAR CIRCUITOS LÓÓGICOSGICOS
Constantes BooleanasConstantes Constantes BooleanasBooleanas‘0’ FALSO
‘1’ VERDADERO
Variables BooleanasVariables Variables BooleanasBooleanasA, B, C, I1, I2, I3, L
Tienen 2 estados posibles:‘0’ ó ‘1’
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
7UPM-DIE ©
Una puerta lógica es una elemento que recibe varias entradas binarias (variables) y, dependiendo del estado de las entradas, su salida tiene un estado u otro.
Puertas lógicasPuertas lógicas
Puerta ANDPuerta ANDPuerta AND
A
B
CBB CC00110011
00000011
AA00001111
C = A · BC = A · B
AND
0 0 ··0 = 00 = 0
0 0 ··1 = 01 = 0
1 1 ··0 = 00 = 0
1 1 ··1 = 11 = 1
A A ··0 = 00 = 0
0 0 ··A = 0A = 0
A A ··1 = A1 = A
1 1 ··A = AA = A
A A ··A = AA = A
A A ··A = 0A = 0Idempotencia
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
8UPM-DIE ©
Puerta ORPuerta ORPuerta OR
A
B
CBB CC00110011
00111111
AA00001111
C = A + BC = A + B
Puertas lógicasPuertas lógicas
OR
0 + 0 = 00 + 0 = 0
0 + 1 = 10 + 1 = 1
1 + 0 = 11 + 0 = 1
1 + 1 = 11 + 1 = 1
A + 0 = AA + 0 = A
0 + A = A0 + A = A
A + 1 = 1A + 1 = 1
1 + A = 11 + A = 1
A + A = AA + A = A
A + A = 1A + A = 1Idempotencia
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
9UPM-DIE ©
Puerta NOT (inversor)Puerta NOT (inversor)Puerta NOT (inversor)
Puertas lógicasPuertas lógicas
BB1100
AA0011
B = AB = A
BUFFERBUFFERBUFFER
A BBB0011
AA0011
B = AB = A
A B
Cambia propiedades ELCambia propiedades ELÉÉCTRICASCTRICASpero NO Lpero NO LÓÓGICASGICAS
““RefuerzaRefuerza”” la energla energíía de la sea de la seññalalllóógica (informacigica (informacióón)n)
NOT
0 = 10 = 1
1 = 01 = 0
A = AA = A
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
10UPM-DIE ©
Puerta NORPuerta NORPuerta NOR
Puerta NANDPuerta NANDPuerta NAND
Puertas lógicasPuertas lógicas
A
B
CA
B
C
BB ABAB00110011
00000011
AA00001111
C = A · BC = A · B
CC11111100
A
B
C A
B
C
BB A+BA+B00110011
00111111
AA00001111
C = A + BC = A + B
CC11000000
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
11UPM-DIE ©
Puerta NOR EXCLUSIVOPuerta NOR EXCLUSIVOPuerta NOR EXCLUSIVO
Puerta OR EXCLUSIVOPuerta OR EXCLUSIVOPuerta OR EXCLUSIVO
Puertas lógicasPuertas lógicas
CCAB
X
Y
AB B
A
B
CCAB
X
Y
AB B
A
B
BB CC00110011
11000011
AA00001111
BB XX00110011
00111111
AA00001111
YY11111100
CC00111100
C = A + BC = A + B
C = A + BC = A + B PUERTA DE IGUALDADPUERTA DE IGUALDAD
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
12UPM-DIE ©
PARTE 2FUNCIONES LÓGICAS YMAPAS DE KARNAUGH
PARTE 2PARTE 2FUNCIONES LFUNCIONES LÓÓGICAS YGICAS YMAPAS DE KARNAUGHMAPAS DE KARNAUGH
Función lógica. Primera forma canónicaFunción lógica. Primera forma canónica
Ley de “De Morgan”Ley de “De Morgan”
Segunda forma canónicaSegunda forma canónica
Mapas de KarnaughMapas de Karnaugh
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
13UPM-DIE ©
Función Lógica. Primera forma canónicaFunción Lógica. Primera forma canónicaExtracción de la función lógica de una tabla de verdad: 1ª forma canónica
BB CC0000111100001111
0011001100110011
AA0000000011111111
DD0011000011000011
ABC
ABC
ABC
D = ABC + ABC +ABCD = ABC + ABC +ABC
11 Se forma un producto fundamental (minterms) en cada fila en la que aparezca un ‘1’ en la tabla de verdad.
Se forma un producto fundamental (minterms) en cada fila en la que aparezca un ‘1’ en la tabla de verdad.
22 El producto fundamental (minterms) contiene todas y cada una de las variables de entrada. Cada variable aparece de la siguiente forma:- Normal: si aparece un ‘1’ en la tabla- Complementada: si aparece un ‘0’
El producto fundamental (minterms) contiene todas y cada una de las variables de entrada. Cada variable aparece de la siguiente forma:- Normal: si aparece un ‘1’ en la tabla- Complementada: si aparece un ‘0’
33 La expresión global para la función lógica es la suma de mintermsLa expresión global para la función lógica es la suma de minterms
PRODUCTO FUNDAMENTAL (Minterms)PRODUCTO FUNDAMENTAL (Minterms)PRODUCTO FUNDAMENTAL (Minterms)
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
14UPM-DIE ©
Ley de “De Morgan”Ley de “De Morgan”
Ley de “De Morgan”
A + B = A A + B = A ··BB
A A ··B = A + BB = A + B
Ley de “De Morgan” generalizada:El complemento de una función lógica se obtiene complementando todas las variables que intervienen en la función e intercambiando las operaciones lógicas.
)BCA()C B A()]CB(A[)C B A(
])CB(A[)CBA()]CB(A)[CBA(SS
++=+++=
=++++=+++==
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
15UPM-DIE ©
Formas canónicasFormas canónicas
f (A, B, C,...) = A f (1, B, C, ...) + A f (0, B, C, ...)
Toda expresión lógica puede descomponerse:
11
f (A, B, C,...) = [A+f (0, B, C, ...)] [A+f (1, B, C, ...)]22
Suma de productos fundamentales en los que interviene en cada prSuma de productos fundamentales en los que interviene en cada productooductotodas y cada unatodas y cada una de las variables de entradade las variables de entradaf (AB) = AB f (1,1) + AB f (0,1) + AB f (1,0) + AB f (0,0)
Toda expresión lógica puede representarse por una forma canónica:
11ªª forma canforma canóónicanica
22ªª forma canforma canóónicanica Producto de sumas fundamentales en los que interviene en cada suProducto de sumas fundamentales en los que interviene en cada sumamatodas y cada unatodas y cada una de las variables de entradade las variables de entradaf (AB) = (A + B + f (0,0))· (A + B + f (1,0))· (A + B + f (0,1))· (A + B + f (1,1))
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
16UPM-DIE ©
Mapas de KarnaughMapas de Karnaugh
BB CC0000111100001111
0011001100110011
AA0000000011111111
DD0000111100110011
Método gráfico de representar la información que contiene la Tabla de Verdad. Se usan para simplificar una expresión de forma sistemática
MMéétodo grtodo grááfico de representar la informacifico de representar la informacióón que contiene la Tabla de n que contiene la Tabla de Verdad. Se usan para simplificar una expresiVerdad. Se usan para simplificar una expresióón de forma sistemn de forma sistemááticatica
BB00110011
AA00001111
CC00001100
00 11
00 00 11
11 00 00
CC
BB
AA
0000 0101
00 00 11
11 00 11
DD
CC
ABAB
1111 1010
00 00
11 11
SSóólo puede variarlo puede variarun dun díígito entre dosgito entre doscasillas adyacentescasillas adyacentes
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
17UPM-DIE ©
Simplificación con mapas de KarnaughSimplificación con mapas de Karnaugh
F = ABCD + ABCD = BCD (A + A) = BCD 0000 0101
0000 00 00
0101 00 11
FFABAB
1111 1010
00 00
11 00
1111 00 00
1010 00 00
00 00
00 00
CDCD
F = ABCD + ABCD + ABCD + ABCD= BCD (A + A) + BCD (A + A)
= BD (C + C) = BD
0000 0101
0000 00 00
0101 00 11
FFABAB
1111 1010
00 00
11 00
1111 00 11
1010 00 00
11 00
00 00
CDCD
F = BCD
F = BD
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
18UPM-DIE ©
Minimización usando mapas de KarnaughMinimización usando mapas de Karnaugh
Construir celdas (rectangulares o cuadradas) con el mayor número posible de ‘1s’ siempre y cuando la celda contenga 2n ‘1s’
REGLASREGLAS
11ªª
Añadir celdas progresivamente con menor número de ‘1s’22ªª
Cualquier grupo redundante debe eliminarse33ªª0000 0101
0000 11
0101
FF ABAB1111 1010
11
11 11
1111
1010 11
11 11
CDCD
F = ABCD + BCD + AD
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
19UPM-DIE ©
Minimización con mapas de KarnaughMinimización con mapas de Karnaugh
0000 0101
0000 11 11
0101 00 00
FF ABAB1111 1010
11 11
00 00
1111 00 00
1010 00 00
11 11
11 11
CDCD
0000 0101
0000 00 00
0101 11 11
FF ABAB1111 1010
00 00
11 11
1111 11 11
1010 00 00
11 11
00 00
CDCD 0000 0101
0000 11 00
0101 11 00
FF ABAB1111 1010
00 11
00 11
1111 11 00
1010 11 00
00 11
00 11
CDCD
F = D
F = CD + AC F = AB + BD
F = B
El diagrama es esféricoPosibles asociacionesPosibles asociaciones
0000 0101
0000 11 00
0101 00 00
FF ABAB1111 1010
11 11
11 00
1111 00 00
1010 11 00
11 00
11 11
CDCD
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
20UPM-DIE ©
Forma mínimaForma mForma míínimanima
Mapas de Karnaugh: EjemploMapas de Karnaugh: Ejemplo
0000 0101
0000 00 11
0101 11 11
FF ABAB1111 1010
11 11
11 11
1111 00 11
1010 00 11
11 00
11 00
CDCD
F = ABCD + ABCD + ABCD + ABCD+ ABCD + ABCD + ABCD + ABCD +
ABCD + ABCD + ABCD
F = B + CD + AC
Sólo puertas NANDSSóólo puertas NANDlo puertas NAND
F = B + CD + AC = B · CD · AC
Aplicando Aplicando ““De De MorganMorgan”” a forma ma forma míínima:nima:
Función lógica
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
21UPM-DIE ©
Condiciones indiferentesCondiciones indiferentes
La salida será la misma con un ‘1’ o un ‘0’ en la entradaCONDICICONDICIÓÓN INDIFERENTEN INDIFERENTE
DE ENTRADADE ENTRADASe representa por una X
BB CC0000111100001111
0011001100110011
AA0000000011111111
DD0000001111111111
BB CC00001111XX
00110011XX
AA0000000011
DD0000001111
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
22UPM-DIE ©
Condiciones indiferentesCondiciones indiferentes
La variable de salida, para una determinada combinación de entrada, es indiferente
CONDICICONDICIÓÓN INDIFERENTEN INDIFERENTEDE SALIDADE SALIDA
Si en nuestro sistema nunca se va a dar una determinada combinación de entrada, quizá se pueda aprovechar para simplificar el diagrama de Karnaugh
BB CC0000111100001111
0011001100110011
AA0000000011111111
DD00XX110011XXXX11
D = A + BC0000 0101
00 00 11
11 XX 00
ABAB1111 1010
XX 11
11 XX
CCSi estas
combinacionesnunca ocurren,la salida D es
indiferente⇒ D = X
X = 0 X = 1
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
23UPM-DIE ©
Grupos redundantesGrupos redundantes
0000 0101
0000 11
0101 11
FF ABAB1111 1010
11 11
11 11
1111 11
1010 11
CDCD 0000 0101
0000 11 11
0101 11 11
FF ABAB1111 1010
1111 11 11
1010
11 11
CDCD 0000 0101
0000 11
0101
FF ABAB1111 1010
11
11 11
1111
1010
11 11
CDCD
0000 0101
0000 11
0101 11 11
FF ABAB1111 1010
11 11
1111
1010
11
11 11
CDCD 0000 0101
0000 11
0101 11
FF ABAB1111 1010
11 11
1111 11 11
1010
11
11
CDCD
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
24UPM-DIE ©
Karnaugh. Mínima expresiónKarnaugh. Mínima expresión
BB CC0000111100001111
0011001100110011
AA0000000011111111
DD0011001111111100
D = AC + AC + AB0000 0101
00 00 00
11 11 11
ABAB1111 1010
11 11
00 11
CC
Suma de productosSuma de productosSuma de productos
Mínima expresión como producto de sumas
Producto de sumasProducto de sumasProducto de sumas
S = (A + C) (A + B + C)
Mínima expresión como suma de productos
Se agrupan los ‘0’ en vez de los ‘1’
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
25UPM-DIE ©
PARTE 3SISTEMAS DE NUMERACIÓN
PARTE 3PARTE 3SISTEMAS DE NUMERACISISTEMAS DE NUMERACIÓÓNN
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
26UPM-DIE ©
Sistemas de numeraciónSistemas de numeración
1327 = 1 x 103 + 3 x 102 + 2 x 101 + 7 x 100
N = pn-1 · bn-1 + pn-2 · bn-2 + ... + p1 · b1 + p0 · b0
b = 10 Sistema decimal Dígitos 0, 1, 2, ..., 9
b = 2 Sistema binario Dígitos 0, 1 BIT
b = 16 Sistema hexadecimal Dígitos 0, 1, ..., 9, A, ... F
Base 10:
Base b:
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
27UPM-DIE ©
Cambio de sistema de numeraciónCambio de sistema de numeración
Cambios de base
Decimal
BinarioHexadecimal
Binario a Decimal (Suma de potencias):1101b = 1 · 23 + 1 · 22 + 0 · 21 + 1 · 20 = 13d
Decimal a Binario (divisiones sucesivas por dos):
C3A5h = 1100 0011 1010 0101b
C 3 A 5
Hexadecimal a binario
35 21 17 2
1 8 20 4 2
0 2 20 1
100011b = 35d
Hexadecimal a decimal
C3A5h = C · 163 + 3 · 162 + A · 161 + 5 · 160 = 50085d
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
28UPM-DIE ©
PARTE 4BLOQUES FUNCIONALES
PARTE 4PARTE 4BLOQUES FUNCIONALESBLOQUES FUNCIONALES
Decodificadores y codificadoresDecodificadores y codificadores
Multiplexores y demultiplexoresMultiplexores y demultiplexores
Funciones lógicas mediante decod/multiplexoresFunciones lógicas mediante decod/multiplexores
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
29UPM-DIE ©
Decodificadores y codificadoresDecodificadores y codificadores
01111
01111
x x0 00 11 01 1
x x0 00 11 01 1
E1 E0E1 E0
Funciones lógicasFunciones lógicas
DECODIFICADORDECODIFICADORDECODIFICADOR
DECOD
enable
n 2n
0 0 0 01 0 0 00 1 0 00 0 1 00 0 0 1
0 0 0 01 0 0 00 1 0 00 0 1 00 0 0 1
S0 S1 S2 S3S0 S1 S2 S3
DECOD
E1
E0
S0S1S2S3
01n3
01n2
01n1
01n0
EE·eSEE·eSEE·eSEE·eS
==
=
=
Ejemplo:Decod 2 entradas con enable
enen
Se activa la salida correspondiente alnúmero binario codificado en la entrada
en
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
30UPM-DIE ©
EJEMPLOEJEMPLOEJEMPLO
A partir de decodificadores de 2 entradas, construir un decodificador de 4 entradas
E1
E0
S4S5S6S7
en
S0S1S2S3
E1
E0
S0S1S2S3
en
S0S1S2S3
E1
E0
S12S13S14S15
en
S0S1S2S3
E1
E0
S8S9S10S11
en
S0S1S2S3
E1
E0
en
S0S1S2S3
E3
E2
en
E1
E0
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
31UPM-DIE ©
01111
01111
CODIFICADORCODIFICADORCODIFICADOR
x x x x0 0 0 10 0 1 00 1 0 01 0 0 0
x x x x0 0 0 10 0 1 00 1 0 01 0 0 0
E0 E1 E2 E3E0 E1 E2 E3enen
0 01 11 00 10 0
0 01 11 00 10 0
A1 A0A1 A0
nsalidas
2n
entradas COD.Se codifica en binario sobrela salida el número de entrada que esté activa
¿Cómo distinguir estosdos casos?
Señal de salida adicional
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
32UPM-DIE ©
011111
011111
CODIFICADORCODIFICADORCODIFICADOR
n2n
x x x x0 0 0 0x x x 1x x 1 0x 1 0 01 0 0 0
x x x x0 0 0 0x x x 1x x 1 0x 1 0 01 0 0 0
E0 E1 E2 E3E0 E1 E2 E3enen
0 00 01 11 00 10 0
0 00 01 11 00 10 0
A1 A0A1 A0
001111
001111
actact
COD.n
2nCOD.
en
Codificador prioritarioCodificador prioritario
act
deshabilitadoinactivo
activo
¿Y si no hay ningunaentrada activa?
¿Y si hay más de una?
Codificadorprioritario
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
33UPM-DIE ©
Multiplexores y demultiplexoresMultiplexores y demultiplexores
MULTIPLEXOR (MUX)MULTIPLEXOR (MUX)MULTIPLEXOR (MUX)
01111
01111
X X0 00 11 01 1
X X0 00 11 01 1
C1 C0C1 C0
n
2n
X X X XD X X XX D X XX X D XX X X D
X X X XD X X XX D X XX X D XX X X D
E0 E1 E2 E3E0 E1 E2 E3
C1 C0
E0E1E2E3
enen
en
DMUX
S
C
Sen
en
0DDDD
0DDDD
SS
S
La entrada de datos correspondiente alnúmero codificado en binario en las señalesde control se conecta a la salida
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
34UPM-DIE ©
MUX mediante puertas lógicasMUX mediante puertas lMUX mediante puertas lóógicasgicas
en
C1 C0
E0
E2
E3
E1
S
E0
E2
E3
E1
S0 S1 S2 S3
enC1 C0
DECOD.
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
35UPM-DIE ©
DEMULTIPLEXORDEMULTIPLEXORDEMULTIPLEXOR
D0
D2
D3
D1
S0 S1 S2 S3
C1 C0
n
2nE D
Cen
E
E
Saca la entrada por aquella salidacorrespondiente al número codificado en las señales de control
en01111
01111
X X0 00 11 01 1
X X0 00 11 01 1
C1 C0C1 C0
0 0 0 0E 0 0 00 E 0 00 0 E 00 0 0 E
0 0 0 0E 0 0 00 E 0 00 0 E 00 0 0 E
S0 S1 S2 S3S0 S1 S2 S3enen
S2 = en C1C0E
DECOD.
enen
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
36UPM-DIE ©
Funciones lógicas mediante decodificadores/muxFunciones lógicas mediante decodificadores/mux
EjemploEjemploEjemplo Diseñar un circuito que tiene como entrada el mes del año codificado en binario y como salida un ‘1’ si el mes
es de 31 días o un ‘0’ si es de menos de 31 díasDD C B A SS
0000000011111111
0000000011111111
0000111100001111
0011001100110011
0101010101010101
x101010110101xxx
x101010110101xxx
AA Mediante un decodificador
BB Mediante un multiplexor
CC Mediante multiplexores de 2 a 1
0123456789
101112131415
ABCD
S
DEC
OD
IFIC
AD
OR
4 a
16
Un decodificadorUn decodificadorAA
3210
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
37UPM-DIE ©
Un MUXUn MUX
01234567
A,1AAA
/A/A
1, /AX
2 1 0
D C B
DD C B A SS
0000000011111111
0000000011111111
0000111100001111
0011001100110011
0101010101010101
x101010110101xxx
x101010110101xxx
S
BB
MUX 2 a 1MUX 2 a 1CC
01
01
01
01
01
01
01
AA
AA
/A/A
/A/A
B C D
01
D
A/A
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
38UPM-DIE ©
EJEMPLOLÓGICA COMBINACIONAL
EJEMPLOEJEMPLOLLÓÓGICA COMBINACIONALGICA COMBINACIONAL
TEMA 8. Sistemas digitales
ELECTRÓNICA y Regulación Automática 07/08
DIEUPM
39UPM-DIE ©
D
EjemploEjemploEjemplo Diseñar un circuito cuya entrada sea un número de 4 dígitos y la salida sea 1 cuando el número de entrada sea primo
0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
A B C DA B C D
1111010100010100
1111010100010100
YY
0123456789101112131415
0123456789101112131415
0000 0101
0000 11 00
0101 11 11
XX
CDCD
ABAB1111 1010
00 00
11 00
DCBDCBDABAY ⋅⋅+⋅⋅+⋅+⋅=
BL.C.
A
C Y
1111 11 11
1010 11 00
00 11
00 00